PCB抗干擾 科技設計, 設計印製板的主要任務是分析電路並確定關鍵電路. 這是為了確定哪些電路是干擾源,哪些電路是敏感電路, 並找出干擾源可能用於干擾敏感電路的路徑. 在類比電路中, 低電平類比電路通常是敏感電路, 功率放大器通常是干擾源. 工作頻率低時, 干擾源主要通過線間筒連接干擾敏感電路; 工作頻率高時, 干擾源主要通過電磁輻射干擾敏感電路. 在數位電路中, 高速重複訊號, 例如時鐘訊號, 匯流排訊號, 等., 頻率成分豐富, 它們是最大的干擾源,通常對敏感電路構成威脅. 重置電路, 中斷電路, 等. 是敏感電路, 易受尖峰干擾, 所以數位電路不能正常工作. 輸入/output circuit (1/0) is connected to the outside world, 還應特別注意. 如果UO電路靠近干擾源,如時鐘線, 不必要的高頻能量將集成到輸出線路中, 線路上的雜訊會通過輻射或傳導干擾電纜附近的敏感電路.
在充分分析電路和確定關鍵電路的基礎上,電路必須正確佈置在印製板上。 對於數位電路,高速電路(如時鐘電路、高速邏輯電路等)、中低速邏輯電路和UO電路應佈置在不同的區域,干擾源和敏感電路應盡可能在空間上分離,以便可以分離干擾源。 對敏感電路的輻射干擾大大减少。
印製板抗干擾設計
PCB板抗干擾設計的目的是减少PCB板的電磁輻射和PCB板上電路之間的串擾。 此外,PCB的接地設計直接影響1/0電纜的共模電壓輻射。 囙此,PCB的抗干擾設計對於降低系統的電磁資訊輻射具有重要意義。
PCB佈局 設計
印刷電路板(PCB)的密度越來越高,PCB設計的質量對其抗干擾能力有很大影響,囙此PCB的佈局在設計中處於非常重要的位置。
特殊部件的佈局要求:
1、高頻元件之間的接線越短越好,並儘量減少彼此之間的電磁干擾; 易受干擾的部件不應靠得太近; 輸入和輸出組件應盡可能遠離;
2、一些元件具有更高的電位差,囙此應新增它們之間的距離,以减少共模輻射。 特別注意高壓部件佈局的合理性;
3、發熱元件應遠離發熱元件;
4、溶液電容器應靠近晶片的電源引脚;
5、電位器、可調電感線圈、可變電容器、微動開關等可調元件的佈置應根據需要置於易於調整的位置;
6、預留印製板定位孔和固定支架佔用的位置。
通用部件的佈局要求:
1、根據電路流程放置各功能電路單元的元件,使訊號流向盡可能一致;
2、以各功能電路的核心部件為中心,圍繞其佈置。 元件應均勻整齊地排列在PCB上,以儘量減少和縮短元件之間的引線和連接;
3、對於高頻運行的電路,應考慮元件之間的干擾。 一般來說,部件應盡可能平行佈置,以便於接線;
4.PCB的輸出線與電路板邊緣的距離通常不小於80密耳。 電路板的最佳形狀為矩形。 縱橫比為3:2或4:30。
2.2 PCB佈局設計
印刷電路板的佈線密度越來越大,囙此印刷電路板的佈線設計顯得尤為重要。
1、四層板的電源線層應盡可能靠近地線層,以獲得最小的功率阻抗。 從上到下依次為:訊號線、地線、電源線、訊號線。 考慮到電磁相容性,從上到下的最佳六層板為:訊號線、地線、訊號線、電源線、地線、訊號線;
2、時鐘線應與地面層相鄰,線寬應盡可能大,每條時鐘線的線寬應相同;
3、與地線相鄰的訊號層設定高速數位信號線和低電平類比信號線,較遠層設定低速訊號線和高電平類比信號線;
4、儘量避免輸入輸出端子接線,避免並聯,避免迴響;
5、印製線的彎曲度一般為135度鈍角;
6、電源線和地線的線寬應盡可能新增,0.5mm引脚間距的裝置的佈線寬度應不小於12mil;
7、通用數位電路的訊號線寬為8。 il-10nul,螺距為6mi1-8mil;
8、去輻射電容器引線不宜過長,尤其是高頻旁路電容器;
9. 混合訊號電路板上的數位接地和類比接地是分開的. 如果導線穿過隔離間隙, 電磁輻射和訊號干擾將急劇增加, 導致電磁相容性問題. 因此, PCB設計 一般採用統一的理由, 通過數位電路和類比電路進行佈局和佈線;
10、對於一些高速訊號,可以使用差分對佈線來减少電磁輻射。