PCB科技 - PCB設計科技的本質

關於混合電路 PCB資料 選擇和接線注意事項

問題：在當今的無線通訊設備中，射頻部分通常採用小型室外機結構，而射頻部分、室外機的中頻部分和監測室外機的低頻電路部分通常部署在同一PCB上。 請問，這種PCB佈線的資料要求是什麼？ 如何防止射頻、中頻和低頻電路相互干擾？

答：混合電路設計是一個大問題，很難找到完美的解決方案。 通常，射頻電路在系統中作為獨立的單板進行佈置和接線，甚至還有一個特殊的遮罩腔。 此外，射頻電路通常是單側或雙側的，並且電路相對簡單，所有這些都用於减少對射頻電路的分佈參數的影響，並提高射頻系統的一致性。 與普通FR4資料相比，射頻電路板傾向於使用高Q基板。 這種資料具有相對較小的介電常數、較小的傳輸線分佈電容、高阻抗和小訊號傳輸延遲。

在混合電路設計中，儘管射頻電路和數位電路構建在同一個PCB上，但它們通常分為射頻電路區和數位電路區，並分別進行佈局和佈線。 通過膠帶和遮罩盒進行接地，在它們之間進行遮罩。

關於輸入和輸出終止方法和規則

問題：在現代高速 PCB設計, 為了確保訊號的完整性, 通常需要終止設備的輸入或輸出. 終止方法是什麼? 什麼因素决定終止管道? 規則是什麼?

答：終端，也稱匹配。 根據匹配位置，通常有主動端匹配和終端匹配。 源端匹配一般為電阻串聯匹配，終端匹配一般為並聯匹配。 有很多方法，包括電阻上拉、電阻下拉、大衛南匹配、交流匹配和肖特基二極體匹配。 匹配方法通常由緩衝器特性、拓撲條件、電平類型和判斷方法决定，還應考慮訊號占空比、系統功耗等。 數位電路最關鍵的方面是定時問題。 添加匹配的目的是提高訊號質量，並在決策時刻獲得可確定的訊號。 對於電平有效訊號，在保證設定和保持時間的前提下，訊號品質穩定； 對於有效訊號，在保證訊號延遲單調性的前提下，訊號變化延遲速度滿足要求。

處理佈線密度時應注意哪些問題？

問題：當電路板的尺寸固定時，如果設計需要容納更多功能，通常需要新增PCB的軌跡密度，但這可能會新增軌跡的相互干擾，同時，軌跡的阻抗太薄，無法降低。 高速（100MHz）高密度PCB設計的技巧是什麼？

答：在設計高速高密度PCB時，確實需要特別注意串擾干擾（串擾干擾），因為它對定時和信號完整性有很大影響。 這裡有幾點需要注意：1。 控制軌跡特徵阻抗的連續性和匹配。 2、記錄道間距的大小。 常見的間距是線寬的兩倍。 通過模擬可以瞭解道間距對定時和信號完整性的影響，並找到最小容許間距。 不同晶片訊號的結果可能不同。 3、選擇合適的終止方法。 4、避免兩個相鄰層具有相同的佈線方向，即使佈線上下重疊，因為這種串擾大於同一層上相鄰佈線的串擾。 5、使用盲孔/埋入式過孔來新增跡線面積。 然而，PCB板的製造成本將新增。 在實際實現中確實很難實現完全並行和等長，但仍有必要盡可能多地實現。 此外，可以保留差分端接和共模端接，以減輕對定時和信號完整性的影響。

關於PCB設計中的阻抗匹配

問題：為了防止反射，在高速PCB設計中必須考慮阻抗匹配。 然而，由於PCB處理科技限制了阻抗連續性，並且無法類比，囙此在原理圖設計中如何考慮這一問題？ 此外，關於IBIS模型，我想知道哪裡可以提供更準確的IBIS模型庫。 我們從互聯網上下載的大多數庫都不是很準確，這大大影響了類比的參攷。

答：在設計高速PCB電路時，阻抗匹配是設計要素之一。 阻抗值與佈線方法有絕對關係，例如在表層（微帶）或內層（帶狀線/雙帶狀線）上行走、與參攷層（電源層或接地層）的距離、佈線寬度、PCB資料等。兩者都會影響軌跡的特性阻抗值。 也就是說，阻抗值只能在接線後確定。 通常，由於電路模型或所用數學算灋的限制，模擬軟件無法考慮某些阻抗不連續的佈線條件。 此時，原理圖上只能保留一些終端（終端），如串聯電阻。 減輕軌跡阻抗不連續性的影響。 這個問題的真正解決方案是在佈線時儘量避免阻抗不連續。 IBIS模型的準確性直接影響模擬結果。 基本上，IBIS可以被視為實際晶片輸入/輸出緩衝器等效電路的電力特性數據，通常可以通過從SPICE模型轉換獲得（也可以使用量測，但有更多限制），囙此SPICE數據和晶片製造具有絕對性， 不同晶片製造商提供的同一設備的SPICE數據不同，轉換後的IBIS模型中的數據也會相應變化。 換句話說，如果使用製造商A的設備，只有他們有能力為他們的設備提供準確的模型數據，因為沒有人比他們更清楚他們的設備是由什麼過程組成的。 如果製造商提供的IBIS不準確，根本解決方案只能是不斷要求製造商改進。

關於高速PCB設計中的EMC和EMI問題

Q：在設計高速PCB時，我們使用的軟件只是檢查已設定的EMC和EMI規則，但設計師應該從哪些方面考慮EMC和EMI規則？ 如何設定規則？

答：一般來說，EMI/電磁相容設計, 需要考慮輻射和傳導方面. The former belongs to the higher frequency part (<30MHz) and the latter is the lower frequency part (<30MHz). 所以你不能只關注高頻而忽略低頻部分. 一個好的EMI/EMC設計必須考慮設備的位置, PCB堆疊 安排, 重要連接方法, 設備選擇, 等. 在佈局開始時. 如果事先沒有更好的安排, 以後再解决. 它將事半功倍，並新增成本. 例如, 時鐘發生器的位置不應盡可能靠近外部連接器. 高速訊號應盡可能多地傳輸到內層. 注意特徵阻抗匹配和參攷層的連續性，以减少反射. 設備推動的訊號轉換率應盡可能小，以降低高度. 頻率分量, 選擇解耦時/旁路電容器, 注意頻率回應是否滿足降低功率面雜訊的要求. 此外, pay attention to the return path of the high-frequency signal current to make the loop area as small as possible (that is, the loop impedance as small as possible) to reduce radiation. 地面也可以劃分，以控制高頻雜訊的範圍. 最後, 正確選擇PCB和外殼之間的主機殼接地.