PCB科技 - 在PCB驗證設計中考慮功率信號完整性

在裡面 印刷電路板設計, 我們通常關心訊號的質量, 但有時我們常常把自己局限在訊號線上進行研究, 並將電源和接地視為理想條件. 雖然這可以簡化問題, 但在中國的高速設計中, 這種簡化不再可行. 雖然電路設計的更直接結果體現在信號完整性上, 囙此，我們不能忽視電源完整性設計. 因為功率完整性直接影響最終的信號完整性 印刷電路板板. 電源完整性和信號完整性密切相關, 在很多情况下, 訊號失真的主要原因是電力系統. 例如, 地面反彈譟音過大, 去耦電容器的設計不合適, 環路影響非常嚴重, 多重權力的劃分/地平面不好, 底層設計不合理, 電流不均勻, 等等.

1-去耦電容器

我們都知道，在電源和地面之間添加一些電容器可以降低系統的雜訊，但電路板上應該添加多少電容器？ 每個電容器的合適值是多少？ 每個電容器的哪個位置更好？ 類似於這些問題，我們通常不會認真思考，而是根據設計師的經驗來考慮，有時甚至認為電容越小越好。 在高速設計中，我們必須考慮電容器的寄生參數，定量計算去耦電容器的數量、每個電容器的電容值和放置的具體位置，以確保系統的阻抗在控制範圍內，一個基本原則是需要去耦電容器，其中任何一個都不缺失， 並且沒有多餘的電容器。

2——地面反彈

當高速設備的邊緣速率低於0.5ns時，來自大容量數据總線的資料交換速率非常快。 當它在功率層中產生可能影響訊號的强烈漣漪時，就會出現功率不穩定的問題。 當通過接地回路的電流發生變化時，回路電感會產生電壓。 當上升沿縮短時，電流變化率新增，接地反彈電壓新增。 此時，接地層（地）不再是理想的零電平，電源也不是理想的直流電位。 當同時切換的閘門數量新增時，地面反彈變得更嚴重。 對於128比特匯流排，可能有50-100條輸入/輸出線在同一時鐘邊緣切換。 此時，迴響給同時切換的輸入/輸出驅動器的電源和接地回路的電感必須盡可能低，否則，在靜止時連接到同一接地時會出現電壓刷。 接地反彈隨處可見，例如晶片、封裝、連接器或電路板，這可能會導致接地反彈，從而導致電源完整性問題。

從科技發展的角度來看，設備的上升沿只會减少，匯流排的寬度只會新增。 將地面反彈保持在可接受水准的唯一方法是降低功率和地面分佈電感。 對於晶片而言，這意味著轉移到陣列晶片，放置盡可能多的電源和接地，並將佈線盡可能短地連接到封裝，以减少電感。 對於封裝，這意味著移動層封裝，以使電源接地層之間的距離更近，如BGA封裝中所使用的。 對於連接器，這意味著使用更多接地引脚或重新設計連接器，使其具有內部電源和接地層，例如基於連接器的帶狀電纜。 對於電路板，這意味著使相鄰的電源和接地層盡可能靠近。 由於電感與長度成正比，使電源和接地之間的連接盡可能短將减少接地雜訊。

3——配電系統

電源完整性設計是一個非常複雜的問題, but how to control the impedance between the power system (power and ground plane) in recent years is the key to the design. 理論上, 電力系統之間的阻抗越低, 更好, 阻抗越低, 雜訊幅值越小, 電壓損失越小. 在實際中 印刷電路板 校對設計, 我們希望達到的目標阻抗可以通過指定最大電壓和電源變化範圍來確定, 然後, 通過調整電路中的相關因素, the impedance of each part of the power system (related to frequency) is approached to the target impedance.