PCB科技 - 什麼是高速PCB設計

什麼是高速PCB設計？ 高速PCB設計是指能够支持高速訊號傳輸的電路板設計，這些訊號通常指高速數位信號、高速類比信號等。高速PCB設計在資料選擇、佈局設計、佈線設計等方面有特殊要求，以確保訊號在傳輸過程中的完整性和穩定性，訊號在傳輸過程中不失真、不衰减，並滿足系統的效能要求。

什麼是高速訊號？

針對這個問題，世界知名的EDA軟體公司Cadence對其進行了定義：

任何大於50MHz的訊號都是高速訊號；

當訊號所在區域的傳輸路徑長度大於1/6μ時，將被識別為高速訊號；

訊號是否高速與頻率無關，一般默認情况下：當訊號的上升沿/下降沿小於50ps時，訊號被認為是高速的；

當訊號沿著傳輸路徑傳輸時，如果發生嚴重的集膚效應和功率損失，則可以將其視為高速訊號。

什麼是高速電路

一般認為，如果數位邏輯電路的頻率達到或超過45MHZ~50MHZ，並且在該頻率以上工作的電路已經占到整個電子系統的一定量（比如1/3），則稱為高速電路。

事實上，訊號邊緣的諧波頻率高於訊號本身的諧波頻率。 正是上升沿和下降沿（或訊號的跳躍）導致了訊號傳輸的意外結果。 囙此，人們普遍認為，如果線路傳播延遲大於1/2數位信號驅動端的上升時間，則這種訊號被認為是高速訊號並產生傳輸線效應。

訊號傳輸發生在訊號狀態改變的時刻，例如上升或下降的時間。 訊號從驅動器到接收器經過一段固定的時間。 如果傳輸時間小於上升或下降時間的1/2，則來自接收器的反射訊號將在訊號狀態改變之前到達驅動器。 相反，反射訊號將在訊號狀態改變後到達驅動器。 如果反射訊號很强，疊加的波形可能會改變邏輯狀態。

高速訊號的測定

上面我們已經定義了傳輸線效應發生的先決條件，但如何知道線路延遲是否大於驅動器訊號上升時間的1/2？ 一般來說，訊號上升時間的典型值可以在設備手册中給出，PCB設計中的訊號傳播時間由實際佈線長度决定。 下圖顯示了訊號上升時間與允許佈線長度（延遲）之間的對應關係。

PCB上每組織英寸的延遲為0.167ns。 但是，如果網絡電纜上有很多孔、引脚和限制，延遲就會新增。 通常，高速邏輯器件的訊號上升時間約為0.2ns。 如果板上有GaAs晶片，則大佈線長度為7.62mm。

將Tr設定為訊號上升時間，將Tpd設定為訊號線傳播延遲。 如果Trâ¥4Tpd，則訊號落入安全區。 如果2Tpd→4Tpd，則訊號落入不確定性區域。 如果Tr？2Tpd，則訊號落入問題區域。 對於落在不確定和問題區域的訊號，應使用高速佈線方法。

什麼是傳輸線

PCB板上的佈線可以等效於下麵所示的串聯和並聯電容、電阻和電感結構。 串聯電阻的典型值為0.25-0.55歐姆/英尺。 由於絕緣層的存在，並聯電阻通常非常高。 在實際的PCB佈線中添加寄生電阻、電容和電感後，佈線上的最終阻抗稱為特性阻抗Zo。 導線直徑越寬，越靠近電源/地線，或者隔離層的介電常數越高，特性阻抗越小。 如果傳輸線和接收端的阻抗不匹配，輸出電流訊號和訊號的最終穩定狀態將不同，這會導致訊號在接收端被反射，然後被發送回訊號發射器並再次反射回來。 隨著能量的减少，反射訊號的幅度將减小，直到訊號的電壓和電流穩定。 這種效應稱為振盪，訊號的振盪通常出現在訊號的上升沿和下降沿。

傳輸線效應

基於上述定義的傳輸線模型，可以得出結論，傳輸線將對整體電路設計產生以下影響。

·反射訊號反射訊號

·延遲和定時錯誤

·多個邏輯電平閾值交叉錯誤假切換

·超調和欠調

·感應雜訊（或串擾）

·EMI輻射

反射訊號

如果線路未正確端接（端子匹配），則來自驅動器的訊號脈衝會在接收器處反射，從而導致訊號輪廓失真的意外影響。 當失真非常顯著時，可能會導致各種錯誤，從而導致設計失敗。 同時，訊號失真對雜訊的敏感性新增，也會導致設計失敗。 如果不充分考慮上述情况，EMI將顯著增加，這不僅會影響設計結果，還會導致整個系統的故障。

反射訊號的主要原因如下：接線過長； 端接傳輸線不匹配、電容或電感過大以及阻抗失配。

延遲和定時錯誤

訊號延遲和定時誤差是：當訊號在邏輯電平的高閾值和低閾值之間變化時，訊號在一段時間內保持不變。 過度的訊號延遲可能會導致定時錯誤和設備功能障礙。

當有多個接收器時，通常會出現問題。 電路設計者必須確定壞情况下的時間延遲，以確保設計正確。 訊號延遲原因：驅動器超載，電纜過長。

多邏輯電平交叉閾值錯誤

在跳頻過程中，訊號可能會多次越過邏輯電平閾值，從而導致這種類型的錯誤。 多次越過邏輯電平閾值誤差是訊號振盪的一種特殊形式，即訊號振盪發生在邏輯電平閾值附近，多次越過邏輯電閾值會導致邏輯功能障礙。 反射訊號是由以下原因引起的：接線過長、傳輸線未端接、電容或電感過大以及阻抗失配。

過沖和過沖

過沖和過沖有兩個原因：線路太長或訊號變化太快。 雖然大多數元件接收器都由輸入保護二極體保護，但有時這些過沖水准可能會超過元件的電源電壓範圍，從而損壞元件。

相聲

串擾是指當訊號通過一條訊號線時，PCB板上的相鄰訊號線上會感應出相關訊號，這被稱為串擾。

訊號電纜越靠近接地電纜，線路之間的距離就越大，產生的串擾訊號就越小。 非同步訊號和時鐘訊號更容易發生串擾。 囙此，消除串擾的方法是消除串擾訊號或遮罩嚴重干擾的訊號。

電磁輻射

電磁干擾（EMI），導致過度的電磁輻射和對電磁輻射的敏感性。 EMI表示當數位系統通電時，它會向周圍環境輻射電磁波，從而干擾周圍環境中電子設備的正常運行。 主要原因是電路工作頻率過高，佈局和佈線不合理。 現時，有用於EMI模擬的軟體工具，但EMI模擬器非常昂貴，難以設定模擬參數和邊界條件，這將直接影響模擬結果的準確性和實用性。 通常的做法是將控制EMI的設計規則應用於設計的每個環節，以實現設計每個環節的規則驅動和控制。

高速pcb設計要點：佈局和佈線指南

合理的佈局和佈線規範，是為了保證訊號的完整性，防止串擾、輻射和阻抗不連續等常見的EMI問題。 以下規格可以更大，以避免高速PCB設計中的一系列問題。

1.接地層、電源層和堆疊層：確保堆疊在高速傳輸線下的PCB具有均勻的接地，不會穿過接地/電源層間隙。

2.特性阻抗：應在傳輸線上強制實施特定的對齊寬度，以確保特性阻抗和輸入阻抗在高速互連上具有特定值。

3.傳輸線間距：在PCB上的對齊之間保持足够的間距，以防止明顯的串擾，並確保訊號不超過接收器的雜訊容限。

4.電源完整性：將電源層和接地層並排放置，特別是為高速組件供電的PDN部分，以防止過度振鈴。

5.匯流排和差分對路由：在並行匯流排和差分對上強制進行定時匹配，以確保關鍵訊號之間的偏差最小。

6.元件放置：確保關鍵的高速元件放置在PCB佈局中，以便所有關鍵訊號都能以最小的層轉換進行路由。