PCB科技 - 什麼是高速PCB設計

1、電子系統設計面臨的挑戰

隨著系統設計複雜性和集成度的大規模提高, 電子系統設計師從事 印刷電路板 大於100MHZ的設計, 母線工作頻率達到或超過50MHZ, 有些甚至超過100MHZ. 當前設計中約有50%的時鐘頻率大於50MHz, 近20%的時鐘頻率大於120MHz.

當系統工作在50MHz時，會出現傳輸線效應和信號完整性問題。 當系統時鐘達到120MHz時，除非使用高速電路設計知識，否則基於傳統方法的PCB設計將無法工作。 囙此，高速電路設計科技已成為電子系統設計者必須採取的設計手段。 只有使用高速電路設計人員的設計科技，才能控制設計過程。

2、什麼是高速電路

一般認為，如果數位邏輯電路的頻率達到或超過45MHZ～50MHZ，並且在該頻率以上工作的電路占整個電子系統的一定數量（即1/3），則稱為高速電路。

事實上，訊號邊緣的諧波頻率高於訊號本身的諧波頻率。 正是訊號的上升沿和下降沿（或跳躍）導致了訊號傳輸的意外結果。 囙此，人們普遍認為，如果線路傳播延遲大於1/2數位信號驅動端的上升時間，則該訊號被視為高速訊號，並產生傳輸線效應。

訊號傳輸發生在訊號狀態變化的時刻，例如上升或下降的時間。 訊號從駕駛員到接收器經過一段固定的時間。 如果傳輸時間小於上升或下降時間的1/2，則來自接收器的反射訊號將在訊號改變狀態之前到達駕駛員。 相反，反射訊號將在訊號改變狀態後到達駕駛員。 如果反射訊號很强，疊加波形可能會改變邏輯狀態。

3、高速訊號的確定

上面我們定義了傳輸線效應發生的先決條件，但如何知道線路延遲是否大於驅動器訊號上升時間的1/2？ 通常，訊號上升時間的典型值可以在設備手册中給出，PCB設計中的訊號傳播時間由實際佈線長度决定。 下圖顯示了訊號上升時間和允許佈線長度（延遲）之間的對應關係。

PCB上每組織英寸的延遲為0.167ns。 但是，如果網絡電纜上有許多孔、管脚和約束，則延遲會新增。 通常，高速邏輯器件的訊號上升時間約為0.2ns。 如果板上有砷化鎵晶片，則大佈線長度為7.62mm。

將Tr設定為訊號上升時間，Tpd設定為訊號線傳播延遲。 如果Tr– 4Tpd，則訊號落在安全區內。 如果2Tpd–Tr–4Tpd，訊號下降到不確定區域。 如果Tr–2Tpd，訊號落在問題區域。 對於處於不確定和問題區域的訊號，應使用高速佈線方法。

4、什麼是輸電線路

PCB板上的佈線可以等效於以下所示的串聯和並聯電容、電阻和電感結構。 串聯電阻的典型值為0.25-0.55歐姆/英尺。 由於絕緣層的原因，並聯電阻通常非常高。 在將寄生電阻、電容和電感添加到實際PCB佈線中後，佈線上的最終阻抗稱為特性阻抗Zo。 導線直徑越寬，越靠近電源/接地，或隔離層的介電常數越高，特性阻抗越小。 如果傳輸線和接收端的阻抗不匹配，輸出電流訊號和訊號的最終穩定狀態將不同，這會導致訊號在接收端反射，並將其發送回訊號發射器並再次反射回來。 隨著能量的降低，反射訊號的幅度將降低，直到訊號的電壓和電流穩定。 這種效應稱為振盪，訊號的振盪通常出現在訊號的上升沿和下降沿。

5、輸電線路效應

基於上述定義的傳輸線模型，可以得出結論，傳輸線將對整體電路設計產生以下影響。

·反射訊號反射訊號

·延遲和定時錯誤

·多邏輯電平閾值交叉錯誤-錯誤切換

·過沖和欠沖

·感應雜訊（或串擾）

·電磁干擾輻射

5.1反射訊號

如果線路未正確終止（端子匹配），則來自驅動器的訊號脈衝會在接收器上反射，從而導致意外影響，從而扭曲訊號輪廓。 當畸變非常顯著時，可能會導致各種錯誤，導致設計失敗。 同時，訊號失真對雜訊的靈敏度新增，也會導致設計失敗。 如果不充分考慮上述情况，電磁干擾將顯著增加，這不僅會影響設計結果，還會導致整個系統的故障。

反射訊號的主要原因如下：佈線過長； 端接傳輸線不匹配、過電容或電感以及阻抗不匹配。

5.2延遲和定時誤差

訊號延遲和定時誤差是：當訊號在邏輯電平的高閾值和低閾值之間變化時，訊號在一段時間內保持不變。 過多的訊號延遲可能會導致定時錯誤和設備功能障礙。

當有多個接收器時，通常會出現問題。 電路設計者必須確定不良情况下的延時，以確保設計正確。 訊號延遲原因：驅動器超載，電纜過長。

5.3多邏輯電平交叉閾值錯誤

在跳頻期間，訊號可能多次超過邏輯電平閾值，從而導致此類錯誤。 多次跨越邏輯電平閾值誤差是訊號振盪的一種特殊形式，即訊號振盪發生在邏輯電平閾值附近，多次跨越邏輯電平閾值將導致邏輯功能失調。 反射訊號是由以下因素引起的：過長的佈線、未端接的傳輸線、過大的電容或電感以及阻抗不匹配。

5.4超調和下降

超調和下降來自兩個原因：線路過長或訊號變化過快。 儘管大多數元件接收器由輸入保護二極體保護，但有時這些超調水准可能會超過元件的電源電壓範圍，從而損壞元件。

5.5串擾

串擾是指當訊號通過一條訊號線時，相關訊號將感應到PCB板上相鄰的訊號線上，這稱為串擾。

訊號電纜離地電纜越近，線路之間的距離越大，產生的串擾訊號越小。 非同步訊號和時鐘訊號更容易發生串擾。 囙此，消除串擾的方法是消除串擾訊號或遮罩嚴重干擾的訊號。

5.6電磁輻射

電磁干擾（EMI），導致過度電磁輻射和對電磁輻射的敏感性。 電磁干擾表明，當數位系統通電時，它會向周圍環境輻射電磁波，從而干擾周圍環境中電子設備的正常工作。 主要原因是電路工作頻率過高，佈局佈線不合理。 現時，已有用於電磁干擾模擬的軟體工具，但電磁干擾模擬器價格昂貴，難以設定模擬參數和邊界條件，這將直接影響模擬結果的準確性和實用性。 通常的做法是將控制電磁干擾的設計規則應用於設計的每個環節，以實現設計的每個環節中的規則驅動和控制。