PCB科技 - 多層PCB設計中如何解决EMI問題

如何解决多層結構中的電磁干擾 印刷電路板設計
有很多方法可以解决EMI問題. 現代EMI抑制方法包括：使用EMI抑制塗層, 選擇合適的EMI抑制部件, 電磁干擾模擬設計. 從最開始 基本印刷電路板 佈局, 本文討論了 印刷電路板分層 電磁干擾輻射控制中的疊加.
電源匯流排.
在IC的電源引脚附近適當放置適當容量的電容器可以使IC輸出電壓跳變更快. 然而, 問題還不止於此. 由於電容器的頻率回應有限, 電容器無法產生在全頻段內清潔驅動IC輸出所需的諧波功率. 此外, 電源母線上形成的瞬態電壓將在去耦路徑的電感上形成壓降, 這些瞬態電壓是主要的共模EMI干擾源. 我們應該如何解决這些問題?
就我們電路板上的IC而言, IC周圍的功率層可以被視為一個優秀的高頻電容器, 它可以收集離散電容器洩漏的部分能量，為清潔輸出提供高頻能量. 此外, 良好電源層的電感應較小, 囙此，由電感合成的瞬態訊號也很小, 從而减少共模EMI.

當然, 電源層和IC電源引脚之間的連接必須盡可能短, 因為數位信號的上升沿越來越快, 最好將其直接連接到IC電源引脚所在的焊盤上. 這需要單獨討論.

為了控制共模 EMI，電源板必須有助於去耦，並具有足夠低的電感。電源板必須是一對設計良好的電源板。有人可能會問，何謂良好？這個問題的答案取決於電源供應器的分層、層間的材料以及操作頻率 (也就是 IC 上升時間的函數)。一般而言，電源層間距為 6 密耳，夾層使用 FR4 材料，電源層每平方英吋的等效電容約為 75pF。很明顯，層間距越小，電容就越大。上升時間為100到300 ps的設備並不多, 但根據現時的情况 集成電路開發 速度, 上升時間在100到300 ps範圍內的設備將佔據很大比例. 對於上升時間為100至300ps的電路, 3mil層間距將不再適用於大多數應用. 當時, 有必要使用層間距小於1 mil的分層科技, 用高介電常數的資料代替FR4介電材料. 現在, 陶瓷和陶瓷塑膠可滿足100至300 ps上升時間電路的設計要求.

雖然未來可能會使用新材料和新方法, 對於當今常見的1到3ns上升時間電路, 3至6mil層間距和FR4介電材料, 它通常足以處理高端諧波並使瞬態訊號足够低, 也就是說, 共模EMI可以降低得非常低. 這個 印刷電路板分層 本文給出的堆疊設計示例將假定層間距為3至6密耳.

電磁屏蔽

從訊號跡線的角度來看，良好的分層策略是將所有跡線放置在緊鄰電源層或接地层的一層或多層上。對於電源而言，好的分層策略是將電源層放在接地层旁邊，電源層和接地层之間的距離越小越好。這就是我們所說的「分層」策略。

印刷電路板堆疊

什麼堆疊策略有助於遮蔽和抑制 EMI？以下的分層堆疊方案假設電源電流在單層中流淌，單個或多個電壓分佈在同一層的不同部分。多電源層的情況稍後會討論。