PCB科技 - 過孔的寄生電容和電感以及如何使用過孔

過孔的寄生電容和電感以及如何使用過孔

通孔本身具有寄生雜散電容. 如果已知通孔接地層上的阻焊板直徑為D2., 通孔墊的直徑為D1., 厚度 印刷電路板 是T, 以及 印刷電路板板 substrate is ε, 通孔的寄生電容約為C=1.41µTD1/(D2-D1)
The main effect of the parasitic capacitance of the via hole on the circuit is to extend the rise time of the signal and reduce the speed of the circuit. 例如, 對於 印刷電路板 厚度為5.0密耳, if the diameter of the via pad is 20 mils (drilling diameter is 10 mils) and the diameter of the solder mask is 40 mils, the parasitic capacitance of the vias can be approximated by the above formula for
C=1.41*4.4*0.050*0*0.020**/(0.040-0.020)⠈0.3.1pF

The rise time change caused by this part of the capacitance is roughly T10-90=2.2C(Z0/2)=2.2x0個.31x(50/2)=17.05ps
It can be seen from these values that although the effect of slowing the rising edge caused by the parasitic capacitance of a single via is not very obvious, 如果在佈線中多次使用過孔以在層之間切換, 將使用多個過孔. 設計時仔細考慮. 在實際設計中, the parasitic capacitance can be reduced by increasing the distance between the via and the copper-clad area (Anti-pad) or reducing the diameter of the plate.
過孔具有寄生電容和寄生電感. 在高速數位電路設計中, 過孔寄生電感造成的損壞通常大於寄生電容的影響. 其寄生串聯電感會削弱旁路電容的貢獻，削弱整個電力系統的濾波效果. The following empirical formula can be used to simply calculate the parasitic inductance of a via:
L=5.08h[1n(4h/d)+1] where L is the length of the via hole, h是通孔的長度, d是中心孔的直徑. 從公式中可以看出，通孔直徑對電感的影響很小, 對電感影響最大的是通孔的長度. 仍在使用上述示例, 通孔的電感可計算為L=5.08*0.050*[1n(4*0.050/0.010)+1]⠈1.015nH
If the rise time of the signal is 1ns, 則等效阻抗為XL=ϑL/T10-90–3.19Ω. 當有高頻電流通過時，這種阻抗不再可以忽略.

注：在連接電源板和接地層時，旁路電容器需要通過兩個過孔, 這樣過孔的寄生電感將成倍新增.
通過以上對過孔寄生特性的分析, 可以看出，在高速的設計中 PCBA, 看似簡單的通孔往往會給電路設計帶來很大的負面影響. 為了减少過孔寄生效應造成的不利影響, 設計中應盡可能做到以下6點.
1. 兼顧成本和訊號質量, 通過選擇合理的尺寸. 如有必要, 考慮使用不同尺寸的過孔. 例如, 用於電源或接地過孔, 您可以考慮使用更大的尺寸來降低阻抗； 用於訊號佈線, 您可以使用較小的通孔. 當然, 隨著通孔尺寸的减小, 相應的成本也會新增.
2. 稀釋劑的使用 印刷電路板 有利於减小過孔的兩個寄生參數.
3. 上的訊號接線 印刷電路板 不應盡可能多地更改, 這意味著不應盡可能多地使用不必要的過孔.
4. 電源和接地引脚應在附近鑽孔, 通孔和引脚之間的導線應盡可能短. 考慮並行鑽取多個過孔，以减少等效電感.
5. 在訊號層轉換的過孔附近放置一些接地過孔，為訊號提供最近的回路. 您甚至可以在 印刷電路板.
6. For high-density 高速印刷電路板, 您可以考慮使用微型過孔.