PCB部落格 - 用於信號完整性的高速數位PCB板設計方法

本文介紹了一種高速數位信號的設計方法 電路板 基於信號完整性的電腦分析. 在本設計方法中, 首先, 訊號傳輸模型 PCB板 將為所有高速數位信號建立電平, 然後通過對信號完整性的計算和分析，找到設計解空間, 和 PCB板 將在解決方案空間的基礎上完成. 設計和驗證.

隨著集成電路輸出開關速度的提高和PCB密度的新增，信號完整性已成為高速數位PCB板設計中必須關注的問題之一。 元件和PCB板的參數、元件在PCB板上的佈局以及高速訊號的佈線等因素可能會導致信號完整性問題，導致系統運行不穩定，甚至根本無法工作。 如何在PCB設計過程中充分考慮信號完整性因素，並採取有效的控制措施，已成為當今PCB設計行業的熱門話題。 基於信號完整性電腦分析的高速數位PCB設計方法可以有效地實現PCB設計的信號完整性。

1、信號完整性問題概述

信號完整性（SI）是指訊號在電路中以正確的時間和電壓響應的能力。 如果電路中的訊號能够以所需的定時、持續時間和電壓幅度到達集成電路，則電路具有良好的信號完整性。 相反，當訊號沒有正確響應時，就會出現信號完整性問題。 廣義而言，信號完整性問題主要表現在五個方面：延遲、反射、串擾、同步開關雜訊（SSN）和電磁相容性（EMI）。 延遲意味著訊號在PCB板的導線上以有限的速度傳輸。 訊號從發送方發送到接收方，其間存在傳輸延遲。 訊號延遲將影響系統的定時。 在高速數位系統中，傳播延遲主要由導線的長度和導線周圍介質的介電常數决定。 此外，當PCB上導線的特性阻抗（在高速數位系統中稱為傳輸線）與負載阻抗不匹配時，訊號到達接收端後，一部分能量將沿傳輸線反射回來，使訊號波形失真，甚至出現訊號過沖和欠沖。 如果訊號在傳輸線上來回反彈，可能會導致鈴聲不斷響起。 由於PCB上的任何兩個設備或導線之間都存在互電容和互感，當一個設備或一條導線上的訊號發生變化時，其變化將通過互電容和互感影響其他設備或其他設備。 電線，那就是串擾。 串擾的强度取決於設備和導線的幾何形狀和相互距離。

當PCB上的許多數位信號同步切換時（如CPU的數据總線、地址匯流排等），由於電源線和地線上的阻抗，將產生同步切換雜訊，接地層將在地線上反彈。 雜訊（縮寫為地面反彈）。 SSN和接地反彈的强度還取決於集成電路的IO特性、PCB的電源層和接地層的阻抗，以及PCB上高速設備的佈局和佈線。 此外，與其他電子設備一樣，PCB板也存在電磁相容性問題，這主要與PCB板的佈局和佈線方法有關。

2. 傳統的 PCB板 設計 method

在傳統的設計過程中，PCB板的設計包括電路設計、版圖設計、PCB板生產、量測和調試等步驟。 在電路設計階段，由於缺乏對實際PCB板上訊號傳輸特性的有效分析方法和手段，電路設計通常只能根據元件製造商的建議和以往的設計經驗進行。 囙此，對於新的設計項目，通常很難根據具體情況正確選擇訊號拓撲和組件參數等因素。 在PCB佈局設計階段，也很難實时分析和評估由PCB的元件佈局和訊號佈線引起的訊號效能變化，囙此佈局設計的質量更依賴於設計師的經驗。 在PCB板生產階段，由於每個PCB板和組件製造商的工藝不完全相同，PCB板和組件的參數通常具有較大的公差範圍，使得PCB板的效能更難控制。 在傳統的PCB板設計過程中，PCB板的效能只能在生產完成後通過儀器量測來判斷。 在PCB板調試階段發現的問題必須在下一個PCB板設計中修改。 但更困難的是，在以前的電路設計和版圖設計中，一些問題往往難以量化為參數。 囙此，對於更複雜的PCB板，通常需要多次重複上述過程，以最終滿足設計要求。 可以看出，採用傳統的PCB板設計方法，產品開發週期長，研發成本相對較高。

3、基於信號完整性分析的PCB板設計方法

基於信號完整性電腦分析的PCB板設計過程如圖2所示。與傳統的PCB板設計方法相比，基於信號完整性分析的設計方法具有以下特點：在PCB板設計之前，首先建立高速數位信號傳輸的信號完整性模型。 根據SI模型，對信號完整性問題進行了一系列預分析，並根據模擬計算結果選擇了合適的元件類型、參數和電路拓撲，作為電路設計的依據。 在電路設計過程中，將設計方案發送到SI模型進行信號完整性分析，並綜合元件和PCB板參數的容差範圍、PCB板佈局設計中可能的拓撲結構和參數變化等因素來計算和分析設計。 方案的解空間。 電路設計完成後，每個高速數位信號應具有連續且可實現的解空間。 也就是說，當PCB板和組件的參數在一定範圍內變化時，PCB板上組件的佈局和PCB板上訊號線的佈線方法具有一定的靈活性，仍然可以保證信號完整性。 要求 在PCB板佈局設計開始之前，將獲得的每個訊號解空間的邊界值用作佈局設計的約束條件，作為PCB板佈局和佈線的設計依據。 在PCB佈局設計過程中，部分或完全完成的設計被發送回SI模型進行設計後信號完整性分析，以確認實際佈局設計是否滿足預期的信號完整性要求。 如果模擬結果不能滿足要求，則需要修改佈局設計甚至電路設計，這可以降低由於設計不當而導致產品故障的風險。 PCB板設計完成後，即可進行PCB板生產。 PCB製造參數的容差範圍應在信號完整性分析的解決方案空間內。 在PCB板製造完成後，使用儀器進行量測和調試，以驗證SI模型和SI分析的正確性，並以此作為校正模型的基礎。 在正確的SI模型和分析方法的基礎上，無需或僅需對設計和生產進行幾次重複修改即可最終確定PCB板，這可以縮短產品開發週期，降低開發成本。

4、信號完整性分析模型

在基於信號完整性電腦分析的PCB板設計方法中，最重要的部分是建立不同於傳統設計方法的PCB板級信號完整性模型。 SI模型的正確性將决定設計的正確性，SI模型的可構建性將决定這種設計方法的可行性。

4.1 PCB板設計的SI模型

在電子設計中，已有多種模型可用於PCB級信號完整性分析。 其中，有3種常用的，即SPICE、IBIS和Verilog-A。

a、SPICE模型

SPICE是一種功能强大的通用類比電路模擬器。 現時SPICE模型已廣泛應用於電子設計中，並衍生出兩個主要版本：HSPICE公司和PSPICE，HSPICE主要用於積體電路設計，PSPICE主要用於PCB板和系統級設計。 SPICE模型由兩部分組成：模型方程和模型參數。 由於提供了模型方程，SPICE模型和模擬器的算灋可以緊密聯系在一起，可以獲得更好的分析效率和分析結果。 當使用SPICE模型在PCB板級執行SI分析時，積體電路設計者和製造商需要提供詳細而準確的SPICE模型，描述集成電路輸入/輸出單元的子電路和電晶體特性的製造參數。 由於這些資料通常屬於設計師和製造商的知識產權和機密性，囙此只有少數電晶體製造商會隨晶片產品一起提供相應的SPICE模型。 SPICE模型的分析精度主要取決於模型參數（即數據的性質）和模型方程的適用範圍。 當與各種數位模擬器結合使用時，模型方程也會影響分析的準確性。 此外，PCB板級的SPICE模型模擬計算相對較大，分析耗時。

b、IBIS模型

IBIS模型最初由Intel Corporation開發，用於PCB板級和系統級的數位信號完整性分析。 它現在由IBIS開放論壇管理，是一項官方行業標準（EIA/ANSI 656-A）。 IBIS模型使用I/V和V/T錶的形式來描述數位積體電路輸入/輸出單元和引脚的特性。 由於IBIS模型不需要描述輸入/輸出單元的內部設計和電晶體製造參數，囙此受到電晶體製造商的歡迎和支持。 所有主要的數位積體電路製造商現在都能够隨晶片一起提供相應的IBIS模型。 IBIS模型的分析精度主要取決於I/V和V/T錶中數據點的數量和數據程度。 由於基於IBIS模型的PCB板級模擬採用查找錶計算，計算量較小，通常僅為相應SPICE模型的1/10到1/100。

c、Verilog AMS模型和VHDL-AMS模型

Verilog AMS和VHDL-AMS已經存在不到4年了，是新的標準。 作為硬體行為級建模語言，Verilog AMS和VHDL-AMS分別是Verilog和VHDL的超集，而Verilog-A是Verilog AMS的子集。 與SPICE和IBIS模型不同，在AMS語言中，由用戶編寫描述組件行為的方程。 與IBIS模型類似，AMS建模語言是一種獨立的模型格式，可用於許多不同類型的模擬工具。 AMS方程也可以在許多不同的級別上編寫：電晶體級別、輸入/輸出單元級別、輸入/輸出單元組等。由於Verilog AMS和VHDL-AMS是一種新標準，到目前為止，只有少數電晶體製造商可以提供AMS模型，並且支持AMS的模擬器比SPICE和IBIS更少。 然而，AMS模型在PCB級信號完整性分析中的可行性和計算精度並不低於SPICE和IBIS模型。

4.2選型

由於沒有統一的模型來完成所有PCB級信號完整性分析，在高速數位PCB板的設計中，有必要混合上述模型來建立關鍵訊號和感測器訊號的傳輸模型。 對於離散無源器件，可以尋求製造商提供的SPICE模型，或者可以建立簡化的SPICE模型，並通過實驗量測直接使用。 對於關鍵數位積體電路，必須尋求製造商提供的IBIS模型。 現時，大多數積體電路設計者和製造商能够通過網站或其他管道提供所需的IBIS模型和晶片。 對於非關鍵集成電路，如果無法獲得製造商的IBIS模型，也可以根據晶片引脚的功能選擇類似或默認的IBIS模型。 當然，也可以通過實驗量測建立簡化的IBIS模型。 對於PCB板上的傳輸線，傳輸線的簡化SPICE模型可用於信號完整性的預分析和解空間分析，在佈線後的分析中，需要根據實際佈局設計使用傳輸線的完整SPICE模型。

5、將設計方法與現有EDA軟件相結合

現時，PCB板設計行業還沒有集成的EDA軟件來完成上述設計方法，囙此必須通過一些通用軟體工具的組合來實現。 使用通用SPICE軟件（如PSPICE、HSPICE等）為PCB上的離散無源器件和傳輸線建立SPICE模型，並進行調試和驗證。 將獲得的每個元件和傳輸線的SPICE/IBIS模型添加到通用信號完整性分析軟體中，如SPECCTRAQuest、HyperLynx公司、陶、IS_分析儀等，建立PCB板上訊號的SI分析模型，並進行信號完整性分析計算。 使用SI分析軟體的資料庫功能，或使用其他通用資料庫軟件，進一步組織和分析類比操作的結果，以蒐索理想的解決方案空間。 以解空間的邊界值作為PCB電路設計的基礎和版圖設計的約束條件，使用用於一般PCB設計的EDA軟件，如OrCAD、Protel公司、墊、電子線路板、快板和Mentor，完成PCB電路設計和版圖設計。 當PCB板的佈局設計完成後，可以通過上述佈局設計軟體自動或手動選取實際設計電路的參數（如拓撲、長度、間距等），並發送回以前的信號完整性分析軟體進行佈線。 SI分析，以驗證實際設計滿足解決方案空間的要求。 在PCB板製造過程中，還可以通過實驗儀器的量測來驗證每個模型和模擬計算的正確性。

The 設計方法 has strong practical significance for 這個 設計 and development of high-speed digital PCB板s, which can not only effectively improve 這個 performance of product 設計, 同時也大大縮短了產品開發週期，降低了開發成本. 可以預見，隨著信號完整性分析模型和計算分析算灋的不斷改進和完善, 這個 PCB板 設計方法 based on the signal integrity computer analysis will be more and more applied in the design of electronic products.