PCB部落格 - PCB板層堆疊在控制EMI輻射中的作用

本文從一個基本的 <一 href="/tw/pcb-board.html" target="_blank">PCB板 佈局並討論PCB層堆疊在控制EMI發射中的作用和設計科技.

電源匯流排

合理地在IC的電源引脚附近放置適當容量的電容器可以使IC的輸出電壓跳變更快。 然而，問題並沒有就此結束。 由於電容器的有限頻率回應，這會封锁它們產生所需的諧波功率，從而在整個頻帶上乾淨地驅動IC的輸出。 此外，電源母線上產生的瞬態電壓將在去耦路徑的電感上產生壓降，這些瞬態電壓是共模EMI干擾的主要來源。 我們應該如何解决這些問題？ 在我們的電路板上有一個IC的情况下，IC周圍的電源平面可以被認為是一個良好的高頻電容器，它可以收集離散電容器洩漏的能量，為清潔的輸出提供高頻能量。 此外，良好電源層的電感應較小，囙此電感合成的瞬態訊號也較小，從而降低共模EMI。 當然，從電源層到IC電源引脚的連接必須盡可能短，因為數位信號的上升沿越來越快，它直接連接到IC電源引脚所在的焊盤，這將單獨討論。

為了控制共模EMI，電源平面必須是一對設計合理的電源平面，以便於解耦，並具有足够低的電感。 有人可能會問，它有多好？ 這個問題的答案取決於電源的分層、層間資料和工作頻率（即，IC上升時間的函數）。 通常，功率層的間距為6mil，中間層為FR4資料，功率層每平方英寸的等效電容約為75pF。 顯然，層間距越小，電容越大。 上升時間在100到300ps之間的器件並不多，但按照現時集成電路的發展速度，上升時間在100到300ps之間的器件將占很大比例。 對於上升時間為100到300ps的電路，3mil層間距將不再適用於大多數應用。 當時，有必要使用層間距小於1 mil的分層科技，並用非常高的介電常數替換FR4介電材料。 現在，陶瓷和陶瓷可以滿足100到300ps上升時間電路的設計要求。 儘管未來可能會採用新的資料和方法，但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4電介質資料，通常足以處理高端諧波並將瞬態保持在足够低的水准，也就是說，共模EMI可能非常低。 本文給出的PCB分層堆疊設計示例將假定層間距為3到6密耳。

電磁遮罩

從訊號路由的角度來看，一個好的分層策略應該是將所有訊號跟踪放置在靠近電源或接地層的一層或幾層上。 對於電源，一個好的分層策略應該是電源層與地面層相鄰，並且電源層與地面層之間的距離盡可能小，這就是我們所說的“分層”策略。

PCB堆疊

哪些堆疊策略有助於遮罩和抑制EMI？ 以下分層堆疊方案假設電源電流在單層上流動，並且單個電壓或多個電壓分佈在同一層的不同部分。 多個電源平面的情况將在後面討論。

4層板

4層板設計存在幾個潜在問題。 首先，對於厚度為62密耳的傳統四層板，即使訊號層在外層，電源層和接地層在內層，電源層和接地層之間的距離仍然太大。 如果有成本要求，考慮以下兩種替代傳統4層板的方法。 這兩種解決方案都可以提高EMI抑制效能，但只有當電路板上的元件密度足够低並且元件周圍有足够的面積（放置所需電源銅層的地方）時，才可以提高EMI抑制效能。 PCB的外層都是接地層，中間兩層是訊號/電源層。 訊號層上的電源採用寬跡線佈線，這使得電源電流的路徑阻抗較低，訊號微帶路徑的阻抗也較低。 從EMI控制的角度來看，這是現有的4層PCB結構。 在第二種方案中，外層接收電源和接地，中間兩層接收訊號。 與傳統的4層板相比，該方案的改進幅度較小，層間阻抗與傳統的4層板一樣差。 如果要控制跡線阻抗，上述堆疊方案需要在電源和接地銅島下非常小心地佈線跡線。 此外，電源或接地層上的銅島應盡可能緊密互連，以確保直流和低頻連接。

6層板

如果4層板上的元件密度相對較高，則使用6層板。 然而，6層板設計中的一些堆疊方案不足以遮罩電磁場，對降低電源母線的瞬態訊號影響不大。 下麵討論兩個示例。 在第一個示例中，電源和接地分別位於第2層和第5層。 由於電源銅塗層的高阻抗，很難控制共模EMI輻射。 然而，從訊號阻抗控制的角度來看，這種方法是非常正確的。 第二個示例分別在第3層和第4層放置電源和接地。 該設計解决了電源銅包層阻抗問題。 由於第1層和第6層的電磁遮罩效能較差，差模EMI會新增。 如果兩個外層上的訊號線數量較少，且跡線長度較短（小於訊號諧波波長的1/20），則該設計可以解决差模EMI問題。 通過用銅填充外層上的非組件和非痕迹區域，並將覆銅區域接地（每1/20波長為一個間隔），差模EMI的抑制效果尤其好。 如前所述，銅區域應在多個點連接到內部接地層。 一般高性能6層板設計一般將第一層和第六層佈置為地面層，第3層和第四層為電源層和地面層。 由於電源和接地層之間有兩個中心的雙微帶訊號線層，囙此EMI抑制效果非常好。 這種設計的缺點是只有兩層痕迹。 如前所述，如果外層跡線較短且銅放置在無跡線區域，則傳統的6層板也可以實現相同的堆疊。 另一種6層電路板佈局為訊號、接地、訊號、電源、接地、訊號，這為信號完整性設計提供了所需的環境。 訊號層與地平面相鄰，電源和地平面成對。 顯然，缺點是層的堆疊不平衡。 這通常會給製造業帶來麻煩。 解决這個問題的辦法是用銅填充第3層的所有空白區域。 如果第3層的銅密度在銅填充後接近電源層或接地層，則該板可以鬆散地算作結構平衡的電路板。 銅填充區域必須連接到電源或接地。 連接過孔之間的距離仍然是1/20波長，不一定無處不在，但理想情况下應該連接。

10層板

由於多層板之間的絕緣層非常薄，囙此10層或12層板的層間阻抗非常低，並且只要沒有分層和堆疊問題，就可以預期良好的信號完整性。 製造厚度為62密耳的12層板更加困難，能够加工12層板的製造商也不多。 由於訊號層和環路層之間總是有一個絕緣層，囙此在10層板設計中分配中間6層來佈線訊號線的解決方案不是這樣的。 此外，訊號層必須與環路層相鄰，即電路板佈局為訊號、接地、訊號、訊號、電源、接地、訊號、訊號、接地、訊號。 該設計為訊號電流及其回路電流提供了良好的通路。 正確的佈線策略是沿X方向佈線第一層，沿Y方向佈線第3層，沿X方向佈線第四層，依此類推。 直觀地看這些痕迹，第1層和第3層是一對分層組合，第4層和第7層是一對分層組合，第8層和第10層是後一對分層組合。 當需要改變記錄道的方向時，第一層上的訊號線應“通孔”到第3層，然後改變方向。 在實踐中，可能並不總是能够做到這一點，但作為一種設計，概念試圖堅持它。 同樣，當訊號的佈線方向改變時，應通過第8層和第10層或第4層到第7層的過孔。 這種路由確保了訊號的前向路徑和返回路徑之間的緊密耦合。 例如，如果訊號路由到第1層，而環路路由到第2層且僅路由到第2層，則即使第1層上的訊號通過“通孔”到達第3層，環路仍位於第2層，從而保持低電感、高電容和良好的電磁遮罩效能。 如果實際佈線不是這樣的呢？ 例如，第一層上的訊號線穿過通孔到達第十層。 此時，回路訊號必須從第九層找到接地層，回路電流需要通過孔找到最近的接地（例如電阻器或電容器等元件的接地引脚）。 如果你碰巧在附近有這樣一條通道，你真的很幸運。 如果沒有這樣緊密的通孔，電感會新增，電容會减少，EMI肯定會新增。 當訊號線必須通過過孔離開當前一對佈線層到其他佈線層時，應將接地過孔放置在過孔附近，以便環路訊號能够順利返回到相應的接地層。 對於第4層和第7層的組合，訊號回路將從電源層或地面層（即第5層或第6層）返回，因為電源層和地面層之間的電容耦合良好，且訊號易於傳輸。

多電源層設計

如果同一電壓源的兩個電源平面需要輸出大電流，則電路板應佈置在兩組電源平面和接地層中。 在這種情況下，在每對電源和接地層之間放置絕緣層。 通過這種管道，我們得到了兩對阻抗相等的電源母線，我們期望將電流平均分配。 如果功率平面的堆疊產生不相等的阻抗，分流將不均勻，瞬態電壓將更大，EMI將顯著增加。 如果電路板上有多個具有不同值的電源電壓，則需要多個電源平面，請記住為不同的電源創建自己的成對電源和接地層。 在上述兩種情况下，在確定電路板上匹配電源和接地板的位置時，請記住製造商對平衡結構的要求。

總結

考慮到大多數工程師將電路板設計為厚度為62密耳的傳統印刷電路板，並且沒有盲孔或埋入式過孔, 關於電路板分層和堆疊的討論僅限於此. 對於厚度相差太大的板, 本文推薦的分層方案可能並不理想. 此外, 帶有盲孔或埋孔的電路板的處理管道不同, 本文中的分層方法不適用. 厚度, via流程, 以及電路板設計中的電路板層數, 不是解决問題的關鍵. 出色的分層堆疊可確保 權力 bus酒吧 so that 這個 transient voltage on the power plane or the 地 plane is not affected. The key to shielding the electromagnetic fields of 訊號s and power. 理想的, there should be an insulating isolation layer between the 訊號 trace layer and its return 地 layer, and the paired layer spacing (or more than one pair) should be as small as possible. 基於這些基本概念和原則,the PCB板 能够始終滿足設計要求的. 現在，IC上升時間更短，將來也會更短, 本文討論的科技對於解决EMI遮罩問題至關重要.