PCB部落格 - 獲取高頻電路PCB板設計和佈線

如果數位邏輯的頻率 PCB電路板 達到或超過45MHZ~50MHZ, and the circuit working above this frequency has accounted for a certain amount of the entire electronic system (for example, 1./3), 它通常被稱為高頻電路. 高頻電路設計是一個非常複雜的設計過程, 其佈線對整個設計至關重要.

1.多層板佈線2

高頻電路趨向於具有高集成度和高佈線密度。 多層板的使用不僅是佈線的必要條件，也是减少干擾的有效手段。 在PCB佈局階段，合理選擇具有一定層數的印製板尺寸，可以充分利用中間層設定遮罩，更好地實現最近接地，有效降低寄生電感，縮短訊號傳輸長度。 所有這些方法都有利於高頻電路的可靠性。 一些資料表明，當使用相同資料時，四層板的雜訊比雙面板低20dB。 但與此同時，也存在一個問題。 PCB板的半層數越高，製造過程越複雜，組織成本越高。 這要求我們在進行PCB板佈局時選擇適當的層數。 進行合理的部件佈局規劃，並使用正確的佈線規則完成設計。

2.高速電子設備引脚之間的引線彎曲越少越好

高頻電路佈線的引線都是直線，需要轉動。 它們可以用45度虛線或圓弧旋轉。 該要求僅用於提高低頻電路中銅箔的固定强度，但在高頻電路中，滿足該要求。 然而，它可以减少高頻訊號的外部發射和互耦。

3.高頻電路器件引脚之間的引線越短越好

訊號的輻射强度與訊號線的跡線長度成比例。 高頻訊號引線越長，就越容易耦合到靠近它的組件。 囙此，對於時鐘、晶體振盪器、DDR數據等訊號，要求LVDS線、USB線、HDMI線等高頻訊號線盡可能短。

4.高頻電路器件的引脚之間的引線層之間的交替越少，越好

所謂“引線的層間交替越少越好”意味著組件連接過程中使用的通孔越少越好。 根據數據，一個通孔可以帶來0.5pF的分佈電容，减少通孔數量可以顯著提高速度並降低數據錯誤的可能性。

5.注意訊號線的緊密平行跡線引起的“串擾”

在高頻電路佈線中，應注意相鄰訊號線的平行佈線引入的“串擾”。 串擾是指未直接連接的訊號線之間的耦合現象。 由於高頻訊號以電磁波的形式沿傳輸線傳輸，訊號線將充當天線，電磁場的能量將圍繞傳輸線發射。 這叫做串擾。 PCB層的參數、訊號線的間距、驅動端和接收端的電特性以及訊號線的端接方法都對串擾有一定的影響。 囙此，為了减少高頻訊號的串擾，佈線時需要盡可能地做以下工作：在佈線空間允許的條件下，在串擾嚴重的兩條線路之間插入接地線或接地平面。 它可以起到隔離和减少串擾的作用。 當訊號線周圍空間存在時變電磁場時，如果無法避免平行分佈，可在平行訊號線的相對側佈置大面積“接地”，以大大减少干擾。 在佈線空間允許的前提下，新增相鄰訊號線之間的間距，减少訊號線的平行長度，儘量使時鐘線垂直於關鍵訊號線，而不是平行。 如果同一層中的平行跡線幾乎不可避免，則在兩個相鄰層上，跡線必須彼此垂直。 在數位電路中，通常的時鐘訊號是具有快速邊緣變化的訊號，並且外部串擾較大。 囙此，在設計中，時鐘線應當被地線包圍，並且應當形成更多的地線孔以减少分佈電容，從而减少串擾。 對於高頻訊號時鐘，嘗試使用低電壓差分時鐘訊號並接地。 注意地面沖孔的完整性。 不要掛起未使用的輸入端子，而是將其接地或連接到電源（電源也在高頻訊號回路中接地），因為懸掛線可能相當於發射天線，接地可以抑制發射。 實踐證明，以這種管道消除串擾有時可以立即有效。

6.將高頻去耦電容器添加到集成電路塊的電源引脚

高頻去耦電容器被添加到每個集成電路塊的電源引脚。 在電源引脚上添加高頻去耦電容器可以有效抑制高頻諧波對電源引脚造成的干擾。

7.高頻數位信號地線與類比信號地線隔離

當類比接地線、數位接地線等連接到公共接地線時，應使用高頻扼流磁珠進行連接或直接隔離，並在適當位置進行單點互連。 高頻數位信號地線的接地電位一般不一致，兩者之間往往存在一定的電壓差； 當數位信號地線和類比信號地線直接連接時，高頻訊號的諧波將通過地線耦合干擾類比信號。 囙此，在正常情况下，高頻數位信號的地線和類比信號的地線需要隔離，可以在合適位置的單點互連，也可以使用高頻扼流磁珠的互連。

8.避免跡線形成回路

各種高頻訊號軌跡應盡可能不形成回路。 如果無法避免，則應將環路面積保持盡可能小。

9.必須確保良好的訊號阻抗匹配

在訊號傳輸過程中，當阻抗不匹配時，訊號將在傳輸通道中反射，反射將導致複合訊號形成過沖，導致訊號在邏輯閾值附近波動。 消除反射的基本方法是使傳輸訊號的阻抗良好匹配。 因為負載阻抗和傳輸線的特性阻抗之間的差越大，反射越大。 囙此，訊號傳輸線的特性阻抗應盡可能等於負載阻抗； 同時，注意PCB。 電路板上的傳輸線不應有突然變化或轉角。 儘量保持傳輸線各點的阻抗連續，否則，傳輸線各部分之間會出現反射。 這要求在對高速PCB板進行佈線時必須遵守以下佈線規則：USB佈線規則。 需要USB訊號的差分跡線，線寬為10密耳，線間距為6密耳，接地線和訊號線之間的間距為6密爾。 HDMI佈線規則。 需要HDMI訊號差分跡線，線寬為10mil，線間距為6mil，每兩個HDMI差分訊號對之間的間距超過20mil。 LVDS佈線規則。 需要LVDS訊號差分跡線，線寬為7密耳，線間距為6密耳。 目的是將HDMI的差分訊號對阻抗控制為100±15%歐姆。 DDR路由規則。 DDR1佈線要求訊號盡可能不穿過孔，訊號線的寬度相等，且線的距離相等。 佈線必須符合2W原則，以减少訊號之間的串擾。 對於DDR2及以上的高速設備，還需要高頻數據。 線路長度相等，以確保訊號阻抗匹配。

10.保持信號完整性

保持訊號傳輸的完整性，防止接地線分裂引起的“接地彈跳現象” PCB板.