PCB部落格 - 佈線科技提高了嵌入式PCB板的完整性

1引言
印刷電路板 是電子產品中電路元件和器件的基本支撐, 其設計質量往往直接影響到嵌入式系統的可靠性和相容性. 在過去, 在一些低速電路板中, 時鐘頻率通常只有10兆赫左右. 電路板或封裝設計的主要挑戰是如何在雙層板上佈線所有訊號線，以及如何在不破壞封裝的情况下組裝. 互連的電力特性並不重要，因為互連不會影響系統性能. 在這個意義上, 訊號低速電路板中的互連線通暢透明. 然而, 隨著嵌入式系統的發展, 使用的電路基本上是高頻電路. 由於時鐘頻率的新增, 訊號的上升沿也縮短了, 印刷電路對通過訊號的電容和電感電抗將遠大於印刷電路本身的電阻，嚴重影響訊號的完整性. 對於嵌入式系統, 當時鐘頻率超過100 MHz或上升沿小於1 ns時，信號完整性效應變得非常重要. 本文從高速數位電路中訊號線的實際電力特性出發, 建立電力特性模型, 找出影響信號完整性的主要原因以及如何解决問題, 並給出了佈線中應注意的問題及遵循的方法和技巧.

2. Signal integrity
Generally, 可以認為，信號完整性應包括以下含義：訊號的波形失真應控制在一定範圍內, 訊號流的時序圖能够滿足邏輯要求, 訊號的產生和傳輸過程在突發狀態下是穩定的. 信號完整性的破壞主要有兩個原因. 第一, 由於外部干擾, 尤其是傳導通道的干擾, 包括傳輸通道阻抗失配引起的反射效應, 原始波形被破壞； 其次, 數位信號自然會產生頻譜色散效應, 更改原始波形. 當時鐘頻率相對較高時, 例如，當時鐘達到10MHz或更高，或者脈衝的邊緣時間達到1ns或更少時, 我們會發現，要將訊號傳遞到預期的位置並不容易. 影響信號完整性問題的因素有很多, 包括抖動, 延遲, 地面彈跳, 反思, 串擾, 開關雜訊, 電源不匹配, 衰减, 脈衝拉伸, 計時混亂, 等. 信號完整性問題始終涉及訊號的整個過程, 囙此，信號完整性保證需要整個訊號工作的物理環境. 要做到這一點, 有必要對信號完整性系統進行建模. 信號完整性系統模型應包括3個部分：完整的信號源, 訊號的物理協調通道, 以及訊號的完全接收. The main contents of the three parts are as follows:
(1) Complete signal source: ensure the integrity of the generated signal. 其中包括供電保證, 雜訊濾波, 地電位, 共模消除, 輸出阻抗保證, 等.
(2) The physical coordination channel of the signal: Ensure that the signal does not change during transmission. 這些包括：串擾, 延遲, 通道傾角, 反射和共振, 頻寬, 衰减, 阻抗控制, 電路連接, 還有更多.
(3) Complete signal reception: ensure high-efficiency reception without distortion. 其中包括：輸入阻抗匹配, 接地處理, 多端網絡互阻抗, 退耦電容, 濾波電容器, input network signal distribution and signal protection issues

2.1延遲：延遲是指訊號在傳輸線路上以有限的速度傳輸 PCB板. 訊號從發送方發送到接收方, 在這兩者之間存在傳輸延遲. 訊號延遲對系統的定時有影響； 傳播延遲主要由導線的長度和導線周圍介質的介電常數决定. 在高速數位系統中, 訊號傳輸線的長度是影響時鐘脈衝相位差的直接因素. 時鐘脈衝的相位差是指同時生成的兩個時鐘訊號到達接收端時的非同步時間. 時鐘脈衝相位差降低了訊號邊緣到達的可預測性, 如果時鐘脈衝相位差太大, 它將在接收端產生錯誤訊號.

2.2反射：反射是訊號線上訊號的回波. 當訊號延遲時間遠大於訊號過渡時間時, 訊號線必須用作傳輸線. 當傳輸線的特性阻抗與負載阻抗不匹配時, a portion of the signal power (voltage or current) is transmitted to the line and reaches the load, 但有一部分反映了. 如果負載阻抗小於原始阻抗, 反映是消極的； 否則, 反映是積極的. 軌跡幾何形狀的變化, 接線端接錯誤, 通過連接器傳輸, 功率平面的不連續性都會引起這種反射.

2.3串擾：串擾是兩條訊號線之間的耦合, 訊號線之間的互感和電容, 訊號線上的譟音. 電容耦合引起耦合電流, 感應耦合產生耦合電壓. 串擾雜訊源於訊號線之間的電磁耦合, 訊號系統和配電系統之間, 以及通孔之間. 交叉繞組可能導致時鐘錯誤, 間歇性數據錯誤, 等., 並影響相鄰訊號的傳輸質量. 實際上, 串擾無法完全消除, 但它可以控制在系統可以容忍的範圍內. PCB層的參數, 訊號線之間的距離, 驅動端和接收端的電力特性, 而基線終止方法都對串擾有一定的影響. 高速接線時 PCB板s, 如果佈線空間小或佈線密度高, 串擾問題非常嚴重, 由此產生的電磁干擾將嚴重影響電路的訊號. 為了减少串擾, 在佈線過程中可以採取以下措施：正確終止串擾敏感訊號線, 通過阻抗匹配降低耦合電容，减少串擾.

2.4過沖和欠沖：過沖是超過設定電壓的峰值或穀值. 對於上升沿, 指電壓； 對於下降沿, 指電壓. 下沖是指下一個穀值或峰值超過設定電壓時. 過沖可能會導致保護二極體工作, 導致其過早失敗. Excessive undershoot can cause spurious clock or data errors (misoperations).

2.5振盪和環繞振盪：振盪現象是重複的過沖和欠沖. 訊號的振盪是由線路上過渡的電感和電容引起的振盪, 屬於欠阻尼狀態, 而周圍的振盪屬於過阻尼狀態. 振盪和環繞振盪, 像反射一樣, 是由多種因素引起的, 適當終止可以减少振盪, 但不能完全消除. 接地反彈雜訊和回波雜訊：當電路中存在大電流浪湧時, 它會引起地面反彈譟音. 例如, 當大量晶片的輸出同時開啟時, 晶片和電路板之間會有很大的瞬態電流. 晶片封裝和電源板的電感和電阻會引起電源雜訊, 這將導致真實地平面上的電壓波動和變化, 這種雜訊會影響其他組件的行為. 負載電容的新增, 負載電阻的降低, 接地電感的新增, 開關器件數量的新增都會導致地面彈跳的新增.

3. Analysis of the electrical characteristics of the transmission channel
In a multi-layer PCB板, 大多數輸電線路不僅佈置在單層上, 但在多層上交錯, 各層通過過孔連接. 因此, 在多層中 PCB板, 典型的傳輸通道主要包括3部分：傳輸線, 軌跡角點, 和通孔. 在低頻情况下, 印刷線路和跟踪過孔可以視為連接不同設備引脚的普通電力連接, 對訊號質量影響不大. 然而, 在高頻下, 踪迹, 拐角和過孔不應僅考慮其連通性, 還包括其高頻電特性和寄生參數的影響.

4. 高速輸電線路電力特性分析 PCB板s
In the 設計 of high-speed PCB板, 不可避免地要使用大量的訊號連接線, 長度不同. 與訊號本身的變化時間相比，訊號通過連接線的延遲時間不可忽略, 訊號以電磁波的速度傳輸. 用於上游傳輸, 此時的連接線是一個具有電阻的複雜網路, 電容, 和電感, 需要用分佈參數系統模型來描述, 那就是, 輸電線路模型. 傳輸線用於將訊號從一端傳輸到另一端，由2根具有一定長度的導線組成, 一個稱為訊號路徑，另一個稱為返回路徑. 在低頻電路中, 傳輸線表現為純電阻電特性. 高速行駛時 PCB板s, 隨著傳輸訊號頻率的新增, 導線之間的電容阻抗降低, 導線上的感應阻抗新增, 訊號線不再表現為純電阻, 那就是, 訊號將不僅通過導線傳輸, 但它也在導體之間的介質中傳播. 對於均勻導線, 電阻R, the parasitic inductance L and the parasitic capacitance C of the transmission line are evenly distributed (ie, L1=L2=…=Ln; C1=C2=…=Cn+1) without considering the external environment change.

5. 高速過孔的電力特性分析 PCB板s
Via, 通常指印刷電路板上的孔, 是多層設計中的一個重要因素 PCB板s. 過孔可用於固定安裝插入式組件或層間互連. 從流程角度來看, 過孔通常分為3類：盲孔, 埋入過孔, 通過過孔. 盲孔位於印刷電路板的頂部和底部表面, 有一定深度, 和用於連接表層電路和底層內層電路. 孔的深度和直徑通常不超過一定的比例. 埋入過孔是指位於印刷電路板內層的連接孔, 不會延伸到電路板表面. 通孔穿過整個電路板，可用於層間互連或用作組件的安裝孔. 因為通孔在過程中更容易實現，成本更低, 一般印刷電路板使用通孔，而不是其他兩種通孔. 下麵提到的通孔被視為通孔. 作為特殊輸電線路, 過孔不僅對地產生寄生電容, 還有高速電路中的寄生電感. 過孔寄生電容對電路的影響主要是減緩或惡化數位信號的上升沿, 降低電路速度. 過孔的寄生電容值越小, 影響越小. 過孔寄生電感的主要作用是降低電源旁路電容器的有效性，使整個電源濾波效果更差.

6. Contribution of transmission line corners to transmission channel signal integrity problems
When the printed line of the PCB板 穿過角落, 列印行寬度的變化是肯定的, 印刷線路的特性阻抗也會發生變化. 因為軌跡經過拐角時寬度變寬, 軌跡和參攷層之間的電容新增, 軌跡的特徵阻抗降低. 因此, 列印線拐角處的特性阻抗不連續, 這會導致訊號在列印線上反射，並影響信號完整性. 不同幾何形狀角的反射和透射特性比較：常見 PCB板 列印線條轉角幾何：直角, 圓角, 內外45度斜角, 45度外斜角. 不同幾何形狀的軌跡角點的反射和透射特性不同. The order of excellent transmission characteristics is as follows: right angle < rounded corner < 45 degree bevel cut inside and outside < 45 degree outer bevel cut, 列印線的角幾何形狀為直角彎曲和45度外斜切. 低於2GH的頻率範圍, 軌道轉角幾何形狀對訊號傳輸特性影響不大, 隨著頻率的新增，其影響顯著增加, 尤其是直角角. 建議將軌跡的角彎曲成直角，並形成45度的斜面幾何形狀, 其本身對信號完整性的影響較小. 當高密度電路板中的訊號線寬較窄時, 角點寄生電容引起的延遲累積通常不太可能對信號完整性產生很大影響. 但對於高頻敏感電路, 比如高頻時鐘線, 應考慮轉角寄生電容的累積效應.

7. Use wiring techniques to suppress signal integrity issues
When the signal is output from the drive source, 構成訊號的電流和電壓將互連視為阻抗網絡. 當訊號沿著阻抗網路傳播時, 它不斷經歷由互連引起的瞬態阻抗變化. 如果訊號看到的阻抗保持不變, 訊號未失真. 一旦阻抗改變, 訊號在變化處反射，並在通過其餘互連時失真. 如果阻抗變化足够大, 失真可能導致錯誤觸發. 在信號完整性優化設計過程中, 一個重要的設計目標是將所有互連線設計為均勻傳輸線, 减少所有非均勻傳輸線的長度, 囙此，整個網絡中的訊號感受到的阻抗保持不變. . 基於此, 可以得出結論，使用佈線科技來抑制信號完整性問題的一些方法：印刷導體的軌跡形狀不應纏繞, 分支或硬角, 儘量避免T形線條和短樁； 儘量保持相同的網絡訊號線. 線條寬度, 减少線寬變化； 减少輸電線路長度, 新增導線寬度； 儘量新增導線之間的距離； 儘量減少高速訊號線的過孔和轉角, 减少訊號線的層間轉換； 合理選擇通孔尺寸； 减少訊號回路面積和回路電流. 總之, 任何改變橫截面或網絡幾何形狀的特徵都會改變訊號所看到的阻抗. 减少佈線中信號完整性問題的關鍵是减少傳輸線上阻抗的突然變化, 囙此，整個網絡中的訊號所經歷的阻抗保持不變. 簡言之, 在設計 PCB板, 有必要綜合組件的佈局和佈線，以及在每種情况下應使用的信號完整性問題的解決方案, 從而更好地解决 PCB板.

8. Conclusion
In today's wide application of embedded systems, 信號完整性已成為通信系統中一項極其重要的內容 PCB板 嵌入式系統設計, 影響整個項目的成敗 PCB板 design. 確定電路時, 已選擇組件, 確定PCB佈局, 佈線科技可用於抑制信號完整性問題的發生, 提高 PCB板, 並减少信號完整性問題造成的損失. 針對嵌入式系統高頻環境引起的信號完整性問題 PCB板, 本文提出了一種通過合理佈線來抑制它的方法. 通過對各種信號完整性現象的分析，對輸電線路的電力特性進行建模和描述, 過孔和拐角, 使用佈線技巧提高信號完整性的一些方法 PCB板 設計已結束, 具有實際參攷價值.