PCB部落格 - 一種高速DSP PCB板抗干擾設計科技

依據 印刷電路板 應用, BGA封裝具有成功率高的特點, 維修率低，可靠性高, 越來越廣泛地使用. 那就是, 板級設計涉及許多高速數位電路設計科技. 在高速系統中, 雜訊干擾的產生是影響因素, 高頻電路也會產生輻射和碰撞, 而更快的邊緣速率會產生振鈴, 反思, 和串擾. 如果不考慮高速訊號佈局和佈線的特殊性, 設計的電路板不能正常工作. 因此, 成功設計了 PCB板 是DSP電路設計過程中的一個非常關鍵的環節.

1 Transmission line effect
1.1 Signal Integrity
Signal integrity mainly includes reflection, 鈴聲, 地面反彈和串擾. PCB上的軌跡可以等效於電容器的串聯和並聯結構, 電阻和電感器如圖1所示. 串聯電阻的典型值0.25天./R-4). 55DJft, 並聯電阻通常非常高. 添加寄生電阻後, 實際PCB連接的電容和電感, 連接上的最終阻抗稱為特性阻抗zo. 如果傳輸線和接收端的阻抗不匹配, 這可能導致訊號反射和振盪. PCB跡線的等效電路：佈線幾何形狀的變化, 接線端接錯誤, 通過連接器傳輸, 功率平面中的不連續性都會引起反射. 當訊號在電平上升沿和下降沿發生變化時，會產生過沖和欠沖, 這將立即產生高於或低於穩定水准的小故障, 很容易損壞設備. 訊號的振鈴和振鈴是由線路上的電感和電容不當引起的, 分別地. 通過適當終止可以减少振鈴. 當電路中有大電流浪湧時, 它會引起地面反彈. 如果有較大的瞬態電流流過晶片和電路板的功率平面, 晶片封裝和電源板之間的寄生電感和電阻將導致電源雜訊. . 串擾是兩條訊號線之間的耦合問題, 訊號線之間的互感和電容會線上路上產生雜訊. 電容耦合引起耦合電流, 感應耦合產生耦合電壓. PCB層的參數, 訊號線之間的距離, 驅動端和接收端的電力特性, 而導線端接方法都對串擾有一定的影響.

1.2 Solution
Some measures to be taken to solve common problems: 這個 power plane does not restrict 這個 direction of current flow, 回流線可以沿著阻抗路徑, 那就是, 靠近訊號線. 這可能會形成電流回路, 這將是高速系統的發展方向. 然而, 電源層不能消除線路雜波, 如果你不注意配電線路, 所有系統都會產生譟音並導致錯誤. 因此, 需要特殊篩檢程式, 通過旁路電容器實現. 通常地, 1到1Op的電容器.F放置在板的電源輸入端, 和0的電容器.01便士.F到U0.1位於板上每個有源設備的電源和接地引脚之間. 旁路電容器的作用類似於濾波器. The large capacitor (10aF) is placed at the power input to filter out the low frequency (60Hz) noise generated outside the board. 電路板上有源元件產生的雜訊為100MHz或更高. 產生諧波, 放置在每個晶片之間的旁路電容器通常比放置在板上功率輸入端的電容器小得多. 根據經驗, 如果設計混合了類比和數位, the PCB板 分為類比和數位部分, 類比設備放置在類比部分, 數位設備放置在數位部分, 和A/D轉換器放置在整個區域. 類比信號和數位信號在各自的區域佈線，以確保數位信號的返回電流不會流入類比信號的接地. 旁路和去耦是為了防止能量從一個電路轉移到另一個電路. 應注意電源層的3個電路區域, 底線層, 部件和內部電源連接. 儘量加寬電源和地線的寬度. 地線比電源線寬. “-'0.07毫米, 電源線為1.2“-'2.5 n'Lrfl. 使用大面積銅層作為地線, 並將印製板上未使用的地方作為地線連接到地面. 或製作多層板, 電源, 地線各占一層. 配寘0.每個IC晶片1芯陶瓷電容器. 如果印刷電路板的空間太小，無法安裝, 每4-10個晶片可配置1-10芯鉭電解電容器. 該設備的高頻阻抗特別小, 阻抗在500kI-Iz-20MHz範圍內. 小於lQ, and the leakage current is very small (below O.5LlA). 去耦濾波電容器必須安裝在靠近集成電路的位置, 並努力使電容器引線短，瞬態電流回路面積小, 尤其是高頻旁路電容器不能有引線. 當系統在50MHz下工作時, 將存在傳輸線效應和信號完整性問題, 而傳統的措施可以取得滿意的效果； 當系統時鐘達到120MHz時, 有必要考慮使用高速電路設計知識. 否則, 在傳統方法的基礎上，設計了 PCB板 無法正常工作. 因此, 高速PCB電路設計已成為電子系統設計者必須掌握的設計科技.

2. PCB板 high-speed signal circuit 設計 technology
2.1 High-speed signal routing
The use of multi-layer boards for high-speed signal wiring is not only necessary for wiring, 也是减少干擾的有效手段. 為了减小印製板的尺寸，有必要合理選擇層數, 充分利用中間層設定遮罩, 並實現最近接地, 可以有效降低寄生電感, 縮短訊號傳輸長度, 减少訊號之間的交叉干擾, 等., 所有這些對於高速電路都非常重要. 工作的可靠性是有益的. 根據一些數據, 在248年第八届全國抗輻射電子與電磁脈衝學術交流會議上，使用相同資料時，四層板的雜訊比雙面板低20dB. 導線彎曲越小, 更好. 採用全直線，需要轉彎. 它可以通過45度折線或圓弧旋轉, 它可以减少高速訊號的外部發射和相互耦合, 减少訊號的輻射和反射. 高速電路設備引脚之間的引線應盡可能短. 引線越長, 分佈電感和分佈電容越大, 這將在高速電路系統中引起反射和振盪. 高速電路器件引脚之間的引線層交替越少, 更好, 那就是, 組件連接過程中使用的過孔更少, 更好. 根據量測, 通孔可以產生約0.分佈電容5pF, 這導致電路延遲顯著增加. 在高速電路佈線中, 應注意由相鄰訊號線的平行佈線引起的“交叉干擾”. 如果無法避免並行分佈, 可以在平行訊號線的另一側佈置大面積的“地”，以减少干擾. 在兩個相鄰層上, 軌跡的方向必須相互垂直. 對於特別重要的訊號線或本地裝置，應採取措施圍繞地線. 可以在週邊添加保護地線，同時不容易干擾訊號軌跡，如時鐘訊號和高速類比信號, 需要保護的訊號線可以夾在中間. 各種訊號軌跡不能形成環路, 接地線不能形成電流回路. 如果生成回路佈線電路, 這會對系統造成很大干擾. 使用菊花鏈佈線可以有效避免佈線過程中出現回路. 應在每個IC塊附近放置一個或多個高頻去耦電容器. 類比地線時應使用高頻扼流圈, 數位地線, 等. 連接到公共地線. 一些高速訊號線應特別處理：差分訊號需要在同一層上，並盡可能靠近平行記錄道, 不允許在差分訊號線之間插入訊號, 它們的長度必須相等. 高速訊號路由應儘量避免分支或樹樁. 高頻訊號線在表層上運行時，容易產生較大的電磁輻射. 如果高頻訊號線在電源和接地線之間佈線, 電源和底層吸收電磁波將大大减少產生的輻射.

2.2 High-speed clock signal routing
Clock circuits play an important role in digital circuits. C64xDSP是C6000平臺的成員, 具有足够高的處理速度. C64xDSP的高速時鐘可以達到1.1GHz, 這是早期C62xDSP的lO倍. 因此, DSP現代電子系統在未來的應用設計, 時鐘佈線的要求將越來越高. 高速時鐘訊號線的優先順序. 通常地, 接線時, 需要優先考慮系統的主時鐘訊號線. 高速時鐘訊號線的訊號頻率高, 並且軌跡要求盡可能短，以確保訊號失真. 高頻時鐘對雜訊干擾特別敏感. 有必要保護和遮罩高頻時鐘訊號線，以减少干擾. High-frequency clocks (clocks above 20MHz, or clocks with a rising edge of less than 5ns) must be escorted by ground wires, 時鐘的線寬至少為10rail, 護送地線的線寬至少為20mil. 高頻訊號線的保護地線兩端必須通過過孔與地面良好接觸, 每隔5cm左右鑽一個通孔與地面連接； 地線護送和數據電纜的長度基本相同, 建議手動接線； 時鐘發送側必須接地. 連接一個大約22到220Q的阻尼電阻器. 高速時鐘訊號跟踪設計應盡可能在同一層上設計, 高速時鐘訊號軌跡周圍不應有其他干擾源和軌跡. 對於高頻時鐘連接，建議使用星形連接或點對點連接. 使用T型連接時, 必須確保臂長相同，並儘量減少過孔的數量. 應在晶體振盪器或時鐘晶片下使用銅，以防止干擾. 避免這些線路引入的訊號雜訊引起的干擾. 在高速訊號佈線和高速時鐘訊號佈線中, 要求接線的開口度和分支度應較小, 以避免樹樁, 訊號反射和交叉繞組. 高速下過孔和樹樁的影響 PCB板s不僅反映在對訊號的影響上, 但也會導致導線阻抗的變化. 過孔和殘端對阻抗的影響往往是設計者往往忽視的問題. 選擇尺寸合理的通孔尺寸. 例如, 對於4層到10層 PCB板 design, 常見的選擇是10mil/20mil (drilling/pad) or 16mil/30mil過孔. 8英里/可以使用18密耳過孔. 電源或接地過孔的尺寸可以考慮更大，以降低阻抗. 電源和接地引脚應放置在通孔附近, 過孔和引脚之間的引線應盡可能短. 同時, 電源和接地線應盡可能厚，以减少阻抗. 高密度片上系統封裝在BGA或COB中, 針間距越來越小. 球距已低至0.6毫米, 並將繼續减少, 使得無法使用傳統的佈線工具引出封裝設備的訊號線. 現時, there are two methods to solve this problem: (1) lead the signal line from the lower layer through the via hole under the ball; (2) use extremely thin Routing and free-angle routing Find a lead channel in the ball grid array. 對於封裝在BGA或COB中的此類高密度設備, 只能使用寬度和空間最小的佈線方法. 只有這樣才能保證高成品率和可靠性，滿足高速設計要求.

2.3 Pad design of BGA package
With the development of device packaging technology, 設備封裝的相對尺寸越來越小. TMS320C6000系列設備有多達352個引脚, 因為BGA引脚密集分佈，過孔非常靠近引脚, 這會產生很大的電感. 它也對高速訊號有害, 所以當BGA分散時, 儘量使用較小的孔. BGA的焊盤尺寸和BGA的引脚間距之間存在對應關係, 但它不能大於BGA銷球的直徑, 通常約1/10~1/其中5個. BGA焊盤旁邊的過孔和焊盤需要堵住，並在組件表面塗上綠油. 用於BGA焊接, 周圍2era中不能出現其他設備.

3. Conclusion
Digital signal processors are signal processing, 隨著高頻器件的普及, 印製板密度新增, 干擾新增, 訊號質量的改善提到了設計的首要地位. The PCB板 高速數位信號處理器的設計是一個非常複雜的設計過程. 在設計高速電路時，需要考慮許多因素, 這些因素相互對應. 如果高速設備放置在一起, 雖然延遲可以减少, 可能出現串擾和顯著的熱效應； 路由高速訊號時, 儘量在內層佈線高速訊號，减少過孔. 這也是一個衝突. 因此, 在設計中, 綜合考慮各種有利因素，進行全面的電路設計是必要的. 只有這樣才能獲得高品質的 印刷電路板 抗干擾能力强, 設計性能穩定、實时性高.