PCB部落格 - 數位電路PCB設計中的電磁干擾控制科技

1. EM我 generation and suppression principle
EMI in 印刷電路板 設計是由電磁干擾源引起的，電磁干擾源通過耦合路徑將能量傳輸到敏感系統. 它包括3種基本形式：導線傳導或公共接地, 空間輻射, 或通過近場耦合. 電磁干擾的危害表現為降低傳輸訊號的質量, 對電路或設備造成干擾甚至損壞, 使設備不能滿足電磁相容標準中規定的技術指標要求.
為了抑制電磁干擾, the 電磁干擾設計 of digital circuits should be carried out according to the following principles:
1.1根據相關EMC/電磁干擾技術規範, 名額分解為單板電路，用於分層控制.
1.2.電磁干擾3要素的控制, 即, 干擾源, 能量耦合路徑和敏感系統, 使電路具有平坦的頻率回應，確保電路的正常穩定運行.
1.3從設備的前端設計開始, 關注EMC/EMI design, 降低設計成本.

2. 數位電路的電磁干擾控制科技 PCB板
在處理各種形式的電磁干擾時, 必須分析具體問題. 在 PCB板 數位電路設計, 電磁干擾控制可以從以下方面進行.
2.1 Device Selection
在EMI設計中, 首先要考慮的是所選設備的速度. 將上升時間為5ns的設備替換為上升時間為2 ns的設備的任何電路.5ns將使電磁干擾新增約4倍. 電磁干擾的輻射强度與頻率的平方成正比, 也稱為EMI發射頻寬, 這是訊號上升時間而不是訊號頻率的函數：fknee=0.35/Tr (where Tr is the signal rise time of the device). 這種輻射EMI的頻率範圍為30MHz至數GHz, 在這個頻段, 波長很短，即使電路板上很短的接線也可以成為發射天線. EMI高時, 電路容易失去正常功能. 因此, 在設備選擇方面, 在保證電路效能要求的前提下, 應盡可能使用低速晶片, 以及適當的駕駛/應使用接收電路. 此外, 由於器件的引線引脚具有寄生電感和寄生電容, 在高速設計中, 器件封裝形式對訊號的影響不容忽視, 因為它也是產生電磁干擾輻射的一個重要因素. 一般來說, SMD器件的寄生參數比插入式器件的寄生參數小, BGA封裝的寄生參數比QFP封裝的寄生參數小.

2.2 Connector selection and signal terminal definition
Connector is the key link of high-speed signal transmission, 這也是容易產生電磁干擾的薄弱環節. 在連接器的端子設計中, 可以佈置更多接地引脚，以减少訊號與地面之間的距離, 减少連接器中產生輻射的有效訊號回路面積, 並提供低阻抗返回路徑. 如有必要, 考慮用接地引脚隔離一些關鍵訊號.

2.3 Laminate Design
If the cost permits, 新增接地層的數量並將訊號層放置在接地層旁邊可以减少EMI輻射. 用於高速 PCB板s, 電源和接地層緊密耦合，以降低電源阻抗, 從而减少電磁干擾.

2.4 Layout
According to the signal current flow, 合理的佈局可以减少訊號之間的干擾. 正確的佈局是控制電磁干擾的關鍵. The basic principles of layout are:
(1) The analog signal is easily interfered by the digital signal, and the analog circuit should be separated from the digital circuit;
(2) The clock line is the main source of interference and radiation, so keep it away from sensitive circuits and keep the clock line short;
(3) Circuits with high current and high power consumption should be avoided as far as possible in the central area of the board, and the influence of heat dissipation and radiation should be considered at the same time;
(4) The connectors should be arranged on one side of the board as far as possible and away from high-frequency circuits;
(5) The input/輸出電路靠近相應的接頭, and the decoupling capacitor is close to the corresponding 電源 pin;
(6) Fully consider the feasibility of layout for power splitting, and multi-power devices should be placed across the boundary of 權力 splitting area to effectively reduce the impact of plane splitting on EMI;
(7) The reflow plane (path) is not divided.

2.5 Wiring
(1) Impedance control: High-speed signal lines will exhibit the characteristics of transmission lines, 需要進行阻抗控制以避免訊號反射, 過沖和振鈴, 减少電磁干擾輻射.
(2) Classify the signals, according to the EMI radiation intensity and sensitivity of different signals (analog signal, 時鐘訊號, I/O訊號, 公共汽車, power supply, 等.), 盡可能將干擾源與敏感系統分離，以减少耦合.
(3) Strictly control the trace length, 過孔數量, 交叉分區, 終止, 佈線層, 返回路徑, 等. of clock signals (especially high-speed clock signals).
(4) The signal loop, 那就是, 由訊號流出到訊號流入形成的環路, 是PCB設計中電磁干擾控制的關鍵，必須在佈線過程中進行控制. 瞭解每個關鍵訊號的流向, 將關鍵訊號佈置在靠近返回路徑的地方，以確保其環路區域. 對於低頻訊號, 使電流流過電阻器的路徑； 對於高頻訊號, 使高頻電流流過電感器的路徑, 不是電阻器的路徑. 差模輻射, the EMI radiation intensity (E) is proportional to the current, 電流回路的面積, 頻率的平方. (where I is the current, A是環路區域, f是頻率, r是到回路中心的距離, k是一個常數.) So when the inductor return path is just below the signal conductor, 電流回路面積可以减小, 從而减少EMI輻射能量. 關鍵訊號不得穿過分段區域. 高速差分訊號軌跡應盡可能緊密耦合. 確保帶狀線, 微帶線, 其基準面滿足要求. 去耦電容器的引線應短而寬. 所有訊號跡線應盡可能遠離電路板邊緣. 對於多點連接網絡, 選擇適當的拓撲以减少訊號反射和EMI發射.

2.6 Split Processing of Power Plane
(1) Division of the power supply layer
When there are one or more sub-power supplies on a main power supply plane, 確保每個電源區域的連續性和足够的銅箔寬度. 分界線不需要太寬, 通常，20-50密耳的線寬足以减少間隙輻射.
(2) Division of the ground layer
The ground plane layer should remain intact to avoid fragmentation. 如果必須分開, 區分數位地面, 類比接地和雜訊接地, 並通過出口處的公共接地點將其連接到外部接地. 為了减少電源的邊緣輻射, the power/地平面應遵循20H設計原則, 那就是, 地平面的尺寸比電源平面的尺寸大20H, 使邊緣場輻射强度降低70%.

3. Other control methods for EMI
3.1 Power System Design
(1) Design a low impedance power system to ensure that the impedance of the power distribution system in the frequency range below fknee is lower than the target impedance.
(2) Use a filter to control conducted interference.
(3) Power supply decoupling. In EMI design, 提供合理的去耦電容可以使晶片可靠工作, 降低電源中的高頻雜訊, 减少電磁干擾. 由於導線電感和其他寄生參數的影響, 電源及其電源線響應緩慢, 這會導致高速電路中驅動器所需的暫態電流不足. 合理設計電源層的旁路或去耦電容器和分佈式電容器，可以在電源響應之前利用電容器的儲能效應快速向設備提供電流. 適當的電容去耦提供了低阻抗功率路徑, 這是降低共模電磁干擾的關鍵.

3.2 Grounding
Grounding design is the key to reducing the EMI of the whole board.
(1) Make sure to use single-point grounding, 多點接地或混合接地.
(2) Separate digital ground, 類比接地和雜訊接地, 並確定合適的公共接地點.
(3) If there is no ground wire layer in the double-sided design, 合理地設計接地網是非常重要的, 和地線的寬度, 電源線的寬度, 並且應保證訊號線的寬度. 也可以使用大面積攤鋪方法, 但應注意的是，同一層上大面積地面的連續性更好.
(4) For the multi-layer board design, 確保有一個接地層來降低公共接地阻抗.

3.3 Damping resistor in series
Under the premise that the circuit timing requirements allow, 抑制干擾源的基本科技是在關鍵訊號輸出端串聯插入一個小電阻值, 通常為22-33Î. 在輸出端串聯小電阻可以減緩上升速度/下降時間並平滑過沖和欠沖訊號, 從而降低輸出波形的高頻諧波幅度，有效抑制EMI.

3.4 Shield
(1) Key devices can use EMI shielding 材料 or shielding mesh.
(2) The shielding of key signals can be designed as strip lines or isolated by ground wires on both sides of key signals.

3.5 Spread Spectrum
Spread spectrum (spread spectrum) method is a new effective method to reduce EMI. 擴頻是對訊號進行調製，將訊號能量擴展到相對較寬的頻率範圍. 有效, 該方法是時鐘訊號的受控調製, 這不會顯著增加時鐘訊號的抖動. 實際應用證明，擴頻科技是有效的, 將排放量减少7至20 dB.

3.6 EMI Analysis and Testing
(1) Simulation analysis. 之後 PCB板 接線完成, 電磁干擾模擬軟件和系統可用於模擬分析，以類比電磁相容/電磁干擾環境，以評估產品是否符合相關電磁相容性標準的要求.
(2) Scanning test, 連接組件並通電後，使用電磁輻射掃描儀掃描機器磁片.

4. Summary
With the continuous development and application of new high-speed chips, 訊號頻率越來越高, 攜帶它們的PCB可能會變得越來越小. PCB板 設計將面臨更嚴峻的電磁干擾挑戰. 只有不斷探索和創新，EMC才能/電磁干擾設計 印刷電路板 取得成功.