PCB部落格 - PCB板設計和佈線中的三種特殊佈線科技

質量 PCB板設計 佈線將直接影響整個系統的效能, 和最高速的 設計 理論最終將通過佈局實現和驗證. 可以看出，佈線在高速PCB中非常重要 設計. 以下將分析實際接線中可能遇到的一些情况的合理性, 並給出了一些優化的路由策略. 主要從3個方面進行說明：直角佈線, 差分路由, 和蛇形佈線.

1. Right angle trace
Right-angle wiring is generally a situation that needs to be avoided as much as possible in PCB wiring, 它幾乎已經成為衡量佈線質量的標準之一. 那麼直角佈線對訊號傳輸有多大影響呢? 原則上, 直角軌跡將改變傳輸線的線寬, 導致阻抗不連續. 事實上, 不僅僅是直角軌跡, 但尖角軌跡也可能導致阻抗變化.
這個 impact of the right-angle trace on the signal is mainly reflected in three aspects:
(1) The corner can be equivalent to a capacitive load on the transmission line to slow down the rise time;
(2) Impedance discontinuity will cause signal 反射;
(3) 電磁干擾 generated at right angles.
The parasitic capacitance caused by the right angle of the transmission line can be calculated by the following empirical formula:
C=61W(Er)1/2/Z0, 在上述公式中, C refers to the equivalent capacitance of the corner (unit: pF), W refers to the width of the trace (unit: inch), εr表示介質的介電常數,2*C*Z0是傳輸線的特性阻抗. 例如, for a 4Mils 50 ohm transmission line (εr is 4.3), 直角帶來的電容約為0.0101pF, 由此產生的上升時間變化可以估計：T10-90%=2.2* C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps. 從計算中可以看出，直角軌跡引起的電容效應非常小. 隨著直角軌跡的線寬新增, 那裡的阻抗會降低, 囙此會出現某種訊號反射現象. 我們可以根據傳輸線一章中提到的阻抗計算公式計算線寬新增後的等效阻抗, and then Calculate the reflection coefficient according to the empirical formula: ρ=(Zs-Z0)/(Zs+Z0). 通常地, 直角佈線引起的阻抗變化在7%到20%之間, 所以反射係數約為0.1. 此外, 從下圖可以看出, 在W/2線, 然後在W之後返回到正常阻抗/2次. 整個阻抗變化在很短的時間內發生, 通常在10ps以內., 對於一般訊號傳輸來說，如此快速和微小的變化幾乎可以忽略不計. 許多人對直角佈線有這樣的理解, 認為很容易發射或接收電磁波並產生電磁干擾, 這也是為什麼很多人認為直角佈線是不可能的原因之一. 然而, 許多實際測試的結果表明，直角軌跡不會比直線產生顯著的電磁干擾. 也許當前的儀器效能和測試水准限制了可測試性, 但至少它顯示了一個問題, 直角軌跡的輻射已經小於儀器本身的測量誤差. 一般來說, 直角佈線並不像你想像的那麼可怕. 至少在GHz以下的應用中, 電容等任何影響, reflection, EMI, 等. 在TDR測試中幾乎沒有反映出它產生的影響. 高速的焦點 PCB板 設計 工程師仍應在佈局上, 權力/地 設計, 和跟踪 設計., 過孔和其他方面. 當然, 雖然直角佈線的影響不是很嚴重, 這並不意味著我們將來都可以走直角線. 關注細節是每個工程師必須具備的基本素質. 此外, 隨著數位電路的快速發展, PCB板工程師處理訊號的頻率將繼續新增, 在射頻領域 設計 10GHz以上, 這些小直角可能成為高速問題的焦點.

2. Differential trace
Differential signals are more and more widely used in 高速電路板 設計. 電路中的關鍵訊號通常是 設計具有差分結構的ed. 為什麼它這麼受歡迎? 如何確保其在 PCB板 設計? 這兩個問題, 我們繼續討論下一部分. 什麼是差分訊號? 用外行的話來說, 驅動端發送兩個相等且相位相反的訊號, 接收端通過比較兩個電壓之間的差异來判斷邏輯狀態“0”或“1”. 攜帶差分訊號的一對記錄道稱為差分記錄道.

與普通單端訊號道相比, differential signals have obvious advantages in the following three aspects:
a. 抗干擾能力强, 因為兩個差分記錄道之間的耦合非常好. 當外界有譟音干擾時, 它們幾乎同時耦合到兩根導線上, 接收端只關心兩個訊號之間的差异. 囙此，外部共模雜訊可以完全消除.
b. 它可以有效抑制電磁干擾. 以同樣的管道, 因為兩個訊號的極性是相反的, 它們輻射的電磁場可以相互抵消. 聯軸器越緊, 釋放到外部世界的電磁能量越少.
c. 定時定位, 因為差分訊號的切換變化位於兩個訊號的交點處, 與依賴於兩個閾值電壓的普通單端訊號不同, 高和低, 囙此，受工藝和溫度的影響較小, 並且可以减少定時誤差. 它也更適用於具有低幅度訊號的電路. 當前流行的LVDS是指這種小幅度差分訊號科技. 對於 PCB板 工程師, 問題是如何確保在實際路由中充分利用差分路由的這些優勢. 可能任何接觸過疊加的人都會理解差分記錄道的一般要求, 也就是“等長”, 等間距“. 等長是為了確保兩個差分訊號始終保持相反的極性，並减少共模分量； 等距離主要是為了確保兩者的差分阻抗一致並减少反射. “盡可能接近原則”有時是差分路由的要求之一. 但所有這些規則都不是為了修辭, 許多工程師似乎不理解高速差分訊號的本質. 以下重點介紹PCB差分訊號中的幾個常見誤解 設計.

誤解1：認為差分訊號不需要接地層作為返回路徑, 或者認為微分軌跡為彼此提供了返回路徑. 這種誤解是由表面現象引起的, 或者對高速訊號傳輸機制的理解不够深入. 從接收端的結構可以看出，電晶體Q3和Q4的發射極電流相等且相反, and their currents at the ground just cancel each other (I1=0), 囙此，差分電路適用於類似反彈和其他可能存在的情况. 它對電源和接地層上的雜訊訊號不敏感. 接地層的部分回波抵消並不意味著差分電路不使用基準面作為訊號回波路徑. 事實上, 在訊號返回分析中, 差分路由和普通單端路由的機制是相同的, 那就是, 高頻訊號始終是沿電感器回路的回流之間的差异，除了與地面的耦合, 差動線路也具有相互耦合. 無論哪種耦合較强，都將成為主要的返回路徑.
印刷電路板內電路 設計, 差分記錄道之間的耦合通常很小, 通常僅占耦合度的10～20%, 更重要的是與地面的耦合, 囙此，微分軌跡的主要返回路徑仍然存在於地面中. 平的. 當地平面不連續時, 在沒有基準面的區域中，差分記錄道之間的耦合將提供主返回路徑. 雖然基準面的不連續性不會像普通單端軌跡那樣嚴重地影響微分軌跡, 它仍然會降低差分訊號的質量並新增EMI, 應盡可能避免. 一些 設計ers還認為，可以移除差分軌跡下的基準面，以抑制差分傳輸中的一些共模訊號, 但這種方法在理論上是不可取的. 如何控制阻抗? 不為共模訊號提供接地阻抗回路將不可避免地導致EMI輻射, 弊大於利.

謬論2：認為保持相等間距比匹配線長度更重要. 在實際中 PCB板 佈局, 通常不可能滿足差速器的要求 設計 同時. 由於引脚分佈等因素, 過孔, 和路由空間, 必須通過適當的佈線來達到匹配線路長度的目的, 但結果必然是差分對的某些區域不能平行. 現在我們該怎麼辦? 權衡如何? 得出結論之前, 讓我們看一下以下類比結果. 從以上類比結果來看, 方案1和方案2的波形幾乎一致, 也就是說, 不等間距造成的影響最小. 相比之下, the impact of line length mismatch on the timing is much greater (Option 3). 從理論分析, 儘管間距的不一致會導致差分阻抗變化, 因為差分對之間的耦合本身並不顯著, 阻抗變化範圍也很小, 通常在10%以內, 這只相當於一次通過. 孔洞引起的反射, 不會顯著影響訊號傳輸. 一旦線路長度不匹配, 除了定時偏移, 在差分訊號中引入共模分量, 這會降低訊號質量並新增EMI. 可以說 設計 PCB上差分記錄道的長度與線路長度相匹配, 其他規則可根據需要靈活處理 設計 要求和實際應用.

誤解3：認為微分軌跡必須非常接近. 保持差分軌跡接近無非是為了增强它們的耦合, 這不僅可以提高對雜訊的免疫力, 而且還充分利用磁場的相反極性來抵消對外界的電磁干擾. 儘管這種方法在大多數情况下非常有益, 事實並非如此. 如果我們能確保它們完全免受外部干擾, 那麼我們就不需要通過彼此之間的强耦合來實現抗干擾和抗干擾. 抑制電磁干擾的目的. 我們如何確保差分記錄道具有良好的隔離和遮罩? 新增與其他訊號軌跡的距離是基本方法之一. 電磁場的能量隨著距離的平方關係而减小. 通常地, 當線條之間的距離超過線條寬度的4倍時, 它們之間的干擾非常弱, 基本上沒問題. 疏於照顧. 此外, 地平面的隔離也可以起到良好的遮罩作用. 這種結構通常用於 設計 of high-frequency (above 10G) IC package PCB板s. 它被稱為共面波導結構, which can ensure strict differential Impedance Control (2Z0). 差分記錄道也可以在不同的訊號層中運行, 但通常不建議使用這種方法, 因為不同層產生的阻抗和通孔的差异將破壞差模傳輸的效果，並引入共模雜訊. 此外, 如果兩個相鄰層沒有緊密耦合, 這將降低微分軌跡抵抗雜訊的能力, 但是如果可以保持與周圍痕迹的適當間距, 串擾不是問題. At general frequencies (below GHz), 電磁干擾不是一個嚴重的問題. 實驗表明，對於500Mils間隔的差分記錄道，在3米距離處的輻射能量衰减達到60dB, 這足以滿足FCC的電磁輻射標準, 所以 設計er不必太擔心差動線路耦合不足引起的電磁不相容.

3. serpentine
Serpentine line is a type of routing method often used in Layout. 其主要目的是調整延遲以滿足系統定時 設計 要求. The 設計er首先必須瞭解：蛇形線會破壞訊號質量, 更改傳輸延遲, 接線時儘量避免使用. 然而, 在實際中 設計, 為了確保訊號有足够的保持時間, 或减少同一組中訊號之間的時間偏移, 通常有必要故意進行接線. 所以, 蛇形導線對訊號傳輸有什麼影響? 佈線時應注意什麼? 兩個關鍵參數是平行耦合長度和耦合距離. 明顯地, 當訊號在蛇形軌跡上傳輸時, 平行線段之間將發生耦合, 以差模形式, S越小, Lp越大, 耦合度越大. 由於串擾，它可能導致傳輸延遲的减少，並大大降低訊號質量. 對於機制, 請參閱第3章中的共模和差模串擾分析.

A few tips when dealing with serpentine lines:
(1) Try to increase the distance of parallel line segments, 至少大於3H, 其中H是指從訊號軌跡到基準面的距離. 用外行的話來說, 它是繞著一個大彎走的. 只要S足够大, 幾乎可以完全避免互耦效應.
(2) Decrease the coupling length Lp. 當雙Lp延遲接近或超過訊號上升時間時, 產生的串擾將達到飽和.
(3) The signal transmission delay caused by the serpentine line of the strip line or the buried microstrip line is smaller than that of the microstrip line. 理論上, 帶狀線不會因差模串擾而影響傳輸速率.
(4) For high-speed and signal lines with strict timing requirements, 儘量不要走彎彎曲曲的路線, 特別是不要在小範圍內蜿蜒.
(5) Serpentine traces with any angle can often be used, 可以有效减少相互耦合.
(6) In the 設計 高速的 PCB板, 蛇形線路沒有所謂的濾波或抗干擾能力, 這只會降低訊號質量, 囙此，它僅用於定時匹配，沒有其他用途.
(7) Sometimes the spiral routing method can be considered for winding. 模擬結果表明，該方法的效果優於常規方法 PCB板設計 蛇形佈線.