PCB新聞 - 簡述阻抗匹配的研究

在高速設計中，阻抗匹配與訊號的質量有關。 阻抗匹配科技可以說是豐富多樣的，但如何在特定的系統中進行合理的應用需要權衡多種因素。 例如，在我們的系統設計中，許多源段用於串聯匹配。 對於什麼情况需要匹配，使用什麼匹配方法，以及為什麼使用這種方法。

例如：差异的匹配大多採用終端的匹配； 時鐘採用源分段匹配；

1、串聯端子匹配

串聯端子匹配的理論起點是在信號源端的阻抗低於傳輸線的特性阻抗的條件下，將電阻器R串聯連接在訊號的源端和傳輸線之間， 使得源端的輸出阻抗與傳輸線的特性阻抗匹配，並抑制從負載反射的訊號再次被反射。

串聯端子匹配後的訊號傳輸具有以下特性：

A由於串聯匹配電阻器的作用，當驅動訊號傳播時，其振幅的50%傳播到負載端；

B訊號在負載端的反射係數接近+1，囙此反射訊號的幅度接近原始訊號幅度的50%。

C將反射訊號與源端傳播的訊號疊加，使負載端接收到的訊號幅度與原始訊號大致相同；

D負載端反射訊號傳播到源端，到達源端後被匹配電阻吸收；

E反射訊號到達源極後，源極驅動電流降至0，直到下一次訊號傳輸。

相對於並聯匹配，串聯匹配不需要訊號驅動器具有大電流驅動能力。

選擇串聯端子的匹配電阻值的原理非常簡單，即要求匹配電阻值與驅動器的輸出阻抗之和等於傳輸線的特性阻抗。 理想訊號驅動器的輸出阻抗為零，而實際驅動器總是具有相對較小的輸出阻抗，並且當信號電平改變時，輸出阻抗可能不同。 例如，電源電壓為+4.5V的CMOS驅動器在低電平時的典型輸出阻抗為37埃，在高電平時的通常輸出阻抗為45埃[4]； TTL驅動器與CMOS驅動器相同，其輸出阻抗會隨訊號而變化。 級別不斷變化。 囙此，對於TTL或CMOS電路，不可能有一個非常正確的匹配電阻，只能考慮折衷方案。

鏈式拓撲的訊號網絡不適合串聯終端匹配，所有負載都必須連接到傳輸線的末端。 否則，輸電線路中間的負載接收到的波形將與圖3.2.5中C點的電壓波形相同。 可以看出，有一段時間，負載端的訊號幅度是原始訊號幅度的一半。 顯然，此時訊號處於不確定的邏輯狀態，並且訊號的雜訊容忍度非常低。

串聯匹配是最常用的終端匹配方法。 它的優點是功耗低，驅動器沒有額外的直流負載，訊號和地之間沒有額外的阻抗； 並且僅需要電阻元件。

以上是對PCB設計中阻抗匹配研究的介紹。 Ipcb還提供給PCB製造商和PCB製造技術