PCB新聞 - PCB設計問答

這個 PCB設計 問答集分為7.類，以分類 PCB設計 根據遇到的問題 PCB設計, 列出在中遇到的問題 PCB設計, 並為PCB學習者提供學習方面.

pcn設計問題集的第一部分總結了如何選擇PCB資料以使用它們的一系列問題.
1. 如何選擇 PCB板?
選擇 PCB板 必須在滿足設計要求和大規模生產與成本之間取得平衡. 設計要求包括電力和機械部分. This 材料 issue is usually more important when designing very 高速PCB板(frequency greater than GHz). 例如, 常用FR-4.資料, 頻率為幾GHz時的介電損耗將對訊號衰减產生很大影響, 可能不合適. 就電力而言, 注意介電常數和介電損耗是否適合設計頻率.
2. 如何避免高頻干擾?
避免高頻干擾的基本思想是儘量減少高頻訊號的電磁場干擾, which is the so-called crosstalk (Crosstalk). 您可以新增高速訊號和類比信號之間的距離, 或添加地面防護/類比信號旁邊的分路記錄道. 還要注意從數位接地到類比接地的雜訊干擾.
3. 如何解决高速設計中的信號完整性問題?
信號完整性基本上是阻抗匹配的問題. 影響阻抗匹配的因素包括信號源的結構和輸出阻抗, 軌跡的特徵阻抗, 負載端的特性, 軌跡的拓撲結構. 解決方案是依靠接線的端接和調整拓撲.
4. 差分接線方法是如何實現的?
在差分對的佈局中需要注意兩點. 一是兩根導線的長度應盡可能長, and the other is that the distance between the two wires (this distance is determined by the differential impedance) has to be kept constant, 那就是, 保持平行. 有兩種平行的管道, 一是兩條電線並排在同一條線上, and the other is that the two wires run on two adjacent layers above and below (over-under). 通常地, the former side-by-side (side-by-side, side-by-side) is implemented in more ways.
5. 如何為只有一個輸出端子的時鐘訊號線實現差分接線?
使用差分接線, 信號源和接收端都是差分訊號是有道理的. 因此, 對於只有一個輸出端子的時鐘訊號，不可能使用差分接線.
6. 能否在接收端的差分線對之間添加匹配電阻器?
通常在接收端的差分線對之間添加匹配電阻, 其值應等於差分阻抗的值. 這樣訊號質量會更好.
7. 為什麼差分對的接線應緊密平行?
差分對的接線方法應緊密並適當並聯. 所謂的適當接近是因為距離會影響微分阻抗的值, 這是設計差分對的一個重要參數. 並行性的需要也是為了保持差分阻抗的一致性. 如果兩條線突然遠近, 差動阻抗將不一致, 這將影響信號完整性和定時延遲.
8. How to deal with some theoretical conflicts in actual wiring
Basically, 對類比信號進行分割和隔離是正確的/數位地面. It should be noted that the signal trace should not cross the divided place (moat) as much as possible, 電源和訊號的回流路徑不應過大.
晶體振盪器是一種類比正回饋振盪電路. 要有穩定的振盪訊號, 它必須滿足環路增益和相位規格. 該類比信號的振盪規格很容易受到干擾. 即使添加了地面防護痕迹, 它可能無法完全隔離干擾. 此外, 如果太遠了, 接地層上的雜訊也會影響正回饋振盪電路. 因此, 晶體振盪器和晶片之間的距離必須盡可能近.
的確, 高速佈線和電磁干擾要求之間存在許多衝突. 但基本原理是，EMI添加的電阻和電容或鐵氧體磁珠不會導致訊號的某些電力特性不符合規格. 因此, 最好使用排列軌跡和PCB堆疊的技巧來解决或减少EMI問題, 比如高速訊號傳輸到內層. 最後, 電阻電容或鐵氧體磁珠用於减少對訊號的損壞.
9. 如何解决高速訊號手動接線與自動接線的衝突?
大多數强佈線軟件的自動路由器現在都設定了限制條件來控制纏繞方法和過孔的數量. 不同EDA公司的繞線機能力和約束設定項目有時差別很大. 例如, 是否有足够的約束來控制蛇形纏繞的管道, 是否可以控制差分對的軌跡間距, 等. 這將影響自動佈線的佈線方法是否符合設計師的想法. 此外, 手動調整接線的難度也與繞線機的能力密切相關. 例如, 軌跡的推進能力, 通孔的推動能力, 甚至微量元素對銅塗層的推動能力, 等等. 因此, 選擇具有强大繞線引擎能力的路由器是解決方案.
10. 關於試樣.
試樣用於量測是否產生了 PCB板 meets the design requirements with TDR (Time Domain Reflectometer). 通常地, 要控制的阻抗有兩種情况：單線和差分對. 因此, the line width and line spacing on the test coupon (when there is a differential pair) should be the same as the line to be controlled. 最重要的是量測過程中接地點的位置. 為了降低接地線的電感值, TDR探頭的接地位置通常非常靠近探頭尖端. 因此, 試樣上訊號量測點和接地點之間的距離和方法必須與使用的探針匹配.