PCB新聞 - 功率PCB板的電磁相容性研究

隨著功率半導體器件效能的提高和開關轉換科技的創新, 電力電子技術已廣泛應用於各種電源設備中. 現時, 開關電源產品趨於小型化, 高速PCB 和高密度. 這一趨勢導致電磁相容性問題變得越來越嚴重. The high-frequency switching process of voltage and current produces a large amount of EMI (electromagnetic interference). 如果這部分干擾不受限制, 嚴重影響周圍電氣設備的正常運行. 因此, 這個 PCB設計 開關電源的電磁相容性是解决開關電源電磁相容問題的一個重要方面. 印刷電路板之所以被視為開關電源設計中不可或缺的重要部件，是因為它負責開關電源電力和機械部件的雙重連接，是降低電子設備電磁干擾設計的關鍵.

1電磁干擾 PCB設計

1.1電磁耦合干擾

在電路設計中，電磁耦合干擾主要通過傳導耦合和共模阻抗耦合影響其他電路。 從電磁相容設計的角度來看，開關電源電路不同於普通數位電路，具有相對明顯的干擾源和敏感線。 一般來說，開關電源的干擾源主要集中在電壓和電流變化率較大的元件和導線上，如功率場效應管、快速恢復二極體、高頻變壓器和與其相連的導線。 敏感線路主要是指直接連接到干擾量測設備的控制電路和線路，因為這些干擾耦合可能直接影響電路的正常運行和傳輸到外部的干擾水准。 共模阻抗耦合是指當兩個電路的電流通過一個共模阻抗時，一個電路的電流在共模阻抗上形成的電壓將影響另一個電路。

1.2串擾干擾

印刷電路板（PCB）中條、線和電纜之間的串擾干擾是印刷電路板電路中最難克服的問題之一。 這裡提到的串擾是更廣泛意義上的串擾，無論源是有用訊號還是雜訊，串擾都由導線的電容和互感表示。 例如，PCB上的一條帶狀線攜帶控制和邏輯電平，靠近它的第二條帶狀線攜帶低電平訊號。 當平行佈線長度超過10 cm時，預計會出現串擾干擾； 當一根長電纜承載多組串列或並行高速數據和遠程控制線路時，串擾干擾也成為一個主要問題。 相鄰導線和電纜之間的串擾是由穿過互感器的電場和穿過互感器的磁場引起的。

在考慮PCB條中的串擾問題時，主要問題是確定電場（電容）和磁場（互感）耦合中哪個更重要。 耦合模型的確定主要取決於線路阻抗、頻率和其他因素。 一般來說，電容耦合在高頻下占主導地位，但如果一個或兩個源或接收器使用遮罩電纜，並在遮罩兩端接地，則磁場耦合將占主導地位。 此外，低頻時的低電路阻抗通常較低，電感耦合是主要因素。

1.3電磁輻射干擾

輻射干擾是由於電磁波在空間中的輻射而引入的干擾。 PCB電磁輻射分為兩種類型：差模輻射和共模輻射。 在大多數情况下，開關電源產生的傳導干擾以共模干擾為主，共模干擾的輻射效應遠大於差模干擾。 囙此，减少共模干擾在開關電源的EMC設計中尤為重要 （^$RFSW#$%T

2 PCB干擾抑制步驟

2.1 PCB設計 資訊

在設計PCB時，您需要瞭解電路板的設計資訊，包括以下內容：

（1）設備數量、設備尺寸和設備包裝；

（2）總體佈局要求、器件佈局位置、是否存在大功率器件以及晶片器件散熱的特殊要求；

（3）數位晶片的速度，PCB是否分為低速、中速和高速區域，哪些是介面輸入和輸出區域；

（4）訊號線的類型和速度以及傳輸方向、訊號線的阻抗控制要求、匯流排速度的方向和駕駛情况、關鍵訊號和保護措施；

（5）電源類型、接地類型、電源和接地的雜訊容限要求、電源和接地層的設定和劃分；

（6）時鐘線的類型和速度、時鐘線的源和目標、時鐘延遲要求和最長佈線要求。

2.2 PCB分層

第一, 確定在可接受的成本範圍內實現功能所需的佈線層和電源層的數量. 電路板的層數由詳細的功能要求等因素决定, 免疫, 訊號類別的分離, 設備密度, 和匯流排接線. 現時, 電路板已逐漸從單層發展而來, 雙層, 四層板到多層電路板. 設計 多層印製電路板 是實現電磁相容標準的主要措施. 要求包括：

（1）獨立功率層和接地層的分佈可以很好地抑制固有共模干擾，降低點源阻抗；

（2）電源面和地平面盡可能靠近，地平面通常在電源面上方；

（3）數位電路和類比電路最好分層佈置；

（4）佈線層優選地與整個金屬平面相鄰；

（5）時鐘電路和高頻電路是主要的干擾源，應單獨處理。

2.3 PCB佈局

印刷電路板電磁相容設計的關鍵是佈局和佈線，這直接關係到電路板的效能。 現時電路板佈局的EDA自動化程度很低，需要大量手動佈局。 在佈局之前，必須確定以盡可能低的成本滿足功能的PCB尺寸。 如果PCB尺寸過大，並且在佈局過程中器件分佈分散，則傳輸線可能很長，這將新增阻抗，降低抗雜訊能力，並新增成本。 如果設備集中放置，散熱不好，相鄰記錄道容易發生耦合串擾。 囙此，必須根據電路功能單元進行佈局，同時必須考慮電磁相容性、散熱和介面等因素。 總體佈局應遵循以下原則：

（1）根據電路訊號流排列各功能電路單元，使訊號流方向一致；

（2）以每個功能電路單元的核心部件為中心，其他部件圍繞其佈置；

（3）儘量縮短高頻元件之間的接線，儘量減少其分佈參數；

（4）易受干擾的組件之間不應太近，輸入和輸出組件應遠離；

（5）防止電源線、高頻訊號線和一般接線之間的相互耦合。

2.4 PCB佈線

（1）接線原理

接線時，對所有訊號線進行分類。 首先佈置時鐘和敏感訊號線，然後佈置高速訊號線。 在確保此類訊號的過孔足够小且分佈參數良好後，然後對一般不重要的訊號線進行佈線。 應遵循的原則是：

1）輸入和輸出端的導線應盡可能避免與相鄰的長距離並聯； 為了减少長平行導線的串擾，可以新增線間距，或者可以在導線之間插入地線；

2）電路板的寬度不應突然改變，導線不應突然彎曲。 盡可能保持電路的阻抗連續。 印刷傳輸線的角通常遵循圓弧或形成135°角；

3）特別注意高頻電路的電源線和地線的分佈；

4）减少電流流動過程中的導線回路面積，因為載流回路的外部輻射與通過電流、回路面積和訊號頻率成比例；

5）在電路板插頭上佈置更多相互分散的地線輸入引脚，這有助於减少電路板引脚佈線的回路面積和地線阻抗；

6）减少導線的長度和新增導線的寬度將有助於降低導線的阻抗。

（2）印刷電路的電磁相容佈線設計

根據干擾電場分佈圖進行印刷電路EMC佈線設計，其基本思想是將敏感電路放置在干擾較弱的區域。 然後，根據已提出的“耦合係數”概念，實时估計印刷電路之間分佈電容的大小，並在設計過程中及時修改和改進PCB，從而有效降低PCB的傳導干擾。

為了選擇合適的佈局方案，首先計算干擾源的干擾强度分佈圖。 大多數開關電源的開關頻率在幾十kHz到幾MHz之間，囙此PCB表面的干擾電場可用於准靜態場分析。 在此假設下，場量可以寫成獨立空間量和時間量的乘積。 囙此，位移電流J（x，y，z，t）可以寫成：

By solving Laplace equation (2), 可以求解空間中每個點比特的空間分量, 計算後乘以介電常數即可得到位移電流密度的相應空間分量. 目視計算後, 開關電源電磁相容性的相應研究 PCB板

2.5 PCB抗干擾電路

對於大型開關電源的數位控制系統，每個邏輯裝置都有相應的閥級和雜訊容限。 只要外部雜訊不超過邏輯器件的容差限制，系統就可以正常工作。 然而，一旦侵入系統的雜訊或干擾超過一定容差，干擾訊號將被邏輯器件放大和整形，這成為故障的重要原因。 單片機系統最敏感的是時鐘訊號、復位訊號和中斷訊號。 在佈置PCB時，應特別注意這3條訊號線。 在滿足功能的同時，應選擇頻率最低的晶體振盪器。

看門狗電路是抗干擾措施之一。 當强電磁干擾、電網尖峰干擾導致單片機系統鎖死時，看門狗電路可以自動檢測並恢復程式。

當系統受到强干擾並失去正常工作狀態時，RAM中的數據往往會被破壞。 囙此，除了仔細設計電源系統外，還必須設計可靠的RAM保護電路。

電路的數据總線、地址匯流排和控制匯流排交換資訊。 如果匯流排的負載容量新增，當匯流排傳輸更長時，訊號波形將得到改善。 此時，需要將3態緩衝門電路配寘為匯流排驅動器。 此外，注意確保公交車的負載平衡。

在匯流排上安裝上拉電阻器可以提高匯流排訊號傳輸的可靠性，不僅可以提高信號電平，還可以提高匯流排的抗電磁干擾能力，抑制靜電干擾，削弱反射波干擾。 當晶片具有內寘上拉電阻器時，無需在外部電路中安裝上拉電阻器。 對於電路上的晶片引脚，將未使用的輸入端子固定在高電平可以增强對外部電磁干擾的抑制。