精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
PCB新聞

PCB新聞 - pcb防護特性阻抗的注意事項

PCB新聞

PCB新聞 - pcb防護特性阻抗的注意事項

pcb防護特性阻抗的注意事項

2021-10-03
View:520
Author:Kavie

PCB防護特性阻抗的注意事項

良好的疊層結構可以有效地控制阻抗,其佈線可以形成易於理解和預測的傳輸線結構。 現場求解工具可以很好地處理此類問題,只要將變數數量控制到最小,就可以獲得相當準確的結果。

印刷電路板


然而, 當3個或更多訊號疊加在一起時, 事實並非如此, 原因很微妙. 目標阻抗值取決於設備的處理科技. 高速CMOS工藝一般可以達到70Î俎俎俎俎俎俎俎俎俎俎20430; 高速TTL設備通常可以達到80Ω到100Ω. 因為阻抗值通常對雜訊容限和訊號切換有很大影響, 選擇阻抗時必須非常小心; 產品手册應對此提供指導.
現場分辯率工具的初始結果可能會遇到兩類問題. 第一個是視野受限的問題. 現場解決方案工具僅分析附近軌跡的影響, 並且不考慮影響阻抗的其他層上的非平行軌跡. 現場解決方案工具在接線之前無法瞭解詳細資訊, 那就是, 指定軌跡寬度時, 但上述配對方法可以最小化此問題.
值得一提的是部分功率面的影響. 外部 電路板 接線後,通常會擠滿接地銅線, 有利於抑制電磁干擾和平衡電鍍. 只要外層採取這樣的措施, 本文推薦的層壓結構對特性阻抗的影響非常小.
使用大量相鄰訊號層的效果非常顯著. 一些現場解決方案工具無法找到銅箔的存在, 因為它只能檢查列印的線條和整個圖層, 囙此阻抗分析結果不正確. 當相鄰層上有金屬時, 它就像一個不太可靠的底層. 如果阻抗太低, 暫態電流將很大, 這是一個實用且敏感的電磁干擾問題.
阻抗分析工具失效的另一個原因是分佈式電容器. These analysis tools generally cannot reflect the influence of pins 和 vias (this influence is usually analyzed with a simulator). 這種影響可能非常顯著, 尤其是在背板上. The reason is very simple:

The characteristic impedance of PCB proofing can usually be calculated by the following formula: √L/C
Among them, L和C分別是組織長度的電感和電容.
銷是否均勻排列, 附加電容會對計算結果產生很大影響. The formula will become:
√L/(C+C')
C'is the pin capacitance per unit length.
如果連接器在底板上以直線連接, 除第一個和最後一個管脚外,可以使用總線路電容和總管脚電容. 以這種管道, 有效阻抗將降低, 甚至可能從80Ω下降到8Ω. 為了獲得有效值, the original impedance value needs to be divided by:
√(1+C'/C)
This calculation is very important for component selection.
延遲類比時, the capacitance of the component and the package (and sometimes the inductance should also be included) should be considered. 應注意兩個問題. 第一, 模擬器可能無法正確類比分佈式電容器; 其次, 注意不同生產條件對不完整層和非平行痕迹的影響. 許多現場解決方案工具在沒有全功率或接地層的情况下無法分析堆棧分佈. 然而, 如果訊號層附近有接地層, 計算出的延遲將非常糟糕, 比如電容器, 將有最大的延遲; 如果雙面板在兩層上都有大量地線和VCC銅箔, 這種情況更為嚴重. 如果流程未自動化, 在CAD系統中設定這些東西將非常麻煩.
PCB proofing EMC
There are many factors affecting EMC, 其中許多通常不進行分析. 即使對其進行了分析, 通常是在設計完成之後, 太晚了. The following are some factors that affect EMC:
The slots in the power plane constitute a quarter-wavelength antenna. 用於金屬容器上需要安裝槽的場合, 應改用鑽孔方法.
感應元件. 我曾經遇到一比特設計師,他遵循所有的設計規則並進行類比, 但是他的 電路板 還有很多輻射訊號. 原因是在頂層有兩個相互平行放置的電感器,以形成變壓器.
由於不完整地平面的影響, 內層的低阻抗導致外層產生較大的瞬態電流.
通過採用防禦設計,可以避免大多數這些問題. 首先, 應製定正確的堆棧結構和佈線策略, 這樣才能有一個良好的開端.


以上介紹了PCB打樣的特性阻抗. Ipcb也提供給 PCB製造商 and PCB製造 科技