PCB新聞 - 高頻PCB佈線常識（1）

高頻印刷電路板佈線常識（1.）

1. 選擇 印刷電路板板

選擇 印刷電路板板 必須在滿足設計要求與大規模生產和成本之間取得平衡. 設計要求包括電力和機械部分. This 材料 issue is usually more important when designing very 高速印刷電路板板(frequency greater than GHz). 例如, the commonly used FR-4 材料 now has a dielectric loss (dielectric loss) at a frequency of several GHz, 這將對訊號衰减產生很大影響, 可能不合適. 就電力而言, 注意介電常數和介電損耗是否適合設計頻率.

2、避免高頻干擾

避免高頻干擾的基本思想是儘量減少高頻訊號電磁場的干擾，即所謂的串擾（crosstalk）。 您可以新增高速訊號和類比信號之間的距離，或在類比信號旁邊添加接地保護/分路記錄道。 還要注意從數位接地到類比接地的雜訊干擾。

3、解决信號完整性問題

信號完整性基本上是阻抗匹配的問題。 影響阻抗匹配的因素包括信號源的結構和輸出阻抗、記錄道的特性阻抗、負載端的特性以及記錄道的拓撲結構。 解決方案是依靠接線端接和調整的拓撲結構。

4、差動接線

在差分對的佈局中，有兩點需要注意。 一是兩根導線的長度應盡可能長，二是兩根導線之間的距離（該距離由微分阻抗確定）必須保持恒定，即保持平行。 有兩種平行的管道，一種是兩條導線並排在同一層上，另一種是兩條導線在上下相鄰的兩層上（上下）。 通常，前者以更多的管道並行實現。

5、如何實現只有一個輸出端的時鐘訊號線的差分接線

要使用差分接線，信號源和接收端都是差分訊號是有意義的。 囙此，不可能對只有一個輸出端子的時鐘訊號使用差分佈線。

6.差分對的接線應緊密且平行

差分對的接線管道應緊密並適當平行。 所謂適當接近是因為距離會影響差動阻抗的值，這是設計差動對的一個重要參數。 並行性的需要也是為了保持差分阻抗的一致性。 如果兩條線路突然遠近，差動阻抗將不一致，這將影響信號完整性和定時延遲。

能否在接收端的差分線對之間添加匹配電阻器？

接收端差分線對之間的匹配電阻通常是相加的，其值應等於差分阻抗的值。 這樣訊號質量會更好。

8、如何解决高速訊號人工接線與自動接線的衝突

大多數强佈線軟件的自動路由器現在都設定了限制條件來控制纏繞方法和過孔數量。 不同EDA公司的捲繞機能力和約束設定項目有時會有很大差异。 例如，是否有足够的約束來控制蛇形纏繞的管道，是否有可能控制差分對的軌跡間距等。這將影響自動佈線的佈線方法是否符合設計師的想法。 此外，手動調整接線的難度也與捲揚機的能力絕對相關。 例如，跡線的推動能力、通孔的推動能力，甚至跡線對銅塗層的推動能力，等等。 囙此，選擇具有强大捲繞引擎能力的路由器是解決方案。

9、如何處理實際佈線中的一些理論衝突

基本上，劃分和隔離類比/數位接地是正確的。 需要注意的是，訊號跡線不應盡可能穿過分割的地方（護城河），電源和訊號的回流路徑不應太大。

晶體振盪器是一種類比正回饋振盪電路. 有穩定的振盪訊號, 它必須滿足環路增益和相位規格. 該類比信號的振盪規格很容易受到干擾. 即使添加了地面防護痕迹, 它可能無法完全隔離干擾. 此外, 如果太遠了, 接地層上的雜訊也會影響正回饋振盪電路. 因此, 晶體振盪器和晶片之間的距離必須盡可能近. 的確, 高速佈線和EMI要求之間存在許多衝突. 但基本原理是，EMI添加的電阻和電容或鐵氧體磁珠不會導致訊號的某些電力特性不符合規格. 因此, 最好使用排列痕迹和 印刷電路板 堆疊以解决或减少EMI問題, 例如高速訊號傳輸到內層. 最後, 電阻電容或鐵氧體磁珠用於减少對訊號的損壞.

10、關於試件。

該試片用TDR（時域反射計）量測生產的印刷電路板板的特性阻抗是否滿足設計要求。 通常，要控制的阻抗有兩種情况：單線和差分對。 囙此，試樣上的線寬和線間距（當存在差分對時）應與要控制的線相同。 最重要的是量測過程中接地點的位置。 為了减小接地線的電感值，TDR探頭的接地位置通常非常靠近探頭尖端。 囙此，試樣上訊號量測點和接地點之間的距離和方法必須與使用的探針相匹配。