集成電路基板 - SRAM.晶圓級封裝和晶片的要求

IC 印刷電路板和封裝-在談到可穿戴科技的未來時, 可穿戴技術創新的未來方向是明確的. 很明顯，要想成功, 可穿戴電子設備必須小巧且性能穩定. 本文主要討論SRAM中晶圓級晶片級封裝的要求 .

减少占地面積, 囙此，整個電路板空間, 微控制器每隔一代遷移到較小的行程節點. 同時, 它們正在演變為執行更複雜和更强大的操作. 隨著操作變得更加複雜, 迫切需要新增緩存. 不幸地, 每個新流程節點, adding embedded cache (embedded SRAM) becomes challenging for a number of reasons, 包括更高的SER, 較低的產量, 以及更高的功耗. 客戶也有定制SRAM要求. 對於MCU製造商來說，要提供所有可能的緩存大小，就需要他們有一個太大而無法管理的產品組合. 這就需要限制控制器內核上的嵌入式SRAM，並通過外部SRAM對其進行緩存.

然而, 由於外部SRAM佔用大量 印刷電路板板 空間, 使用外部SRAM面臨小型化的挑戰. 由於其六電晶體結構, 通過將外部SRAM移植到較小的行程節點來减小外部SRAM的大小，將引入困擾小型化嵌入式SRAM的相同問題.

這就為我們帶來了這個古老問題的下一個替代方案：降低外部SRAM中晶片封裝與晶片尺寸的比率. 典型的, packaged SRAM chips are many times the size of the bare chip (up to 10 times). 這個問題的一個常見解決方案是根本不使用封裝的SRAM晶片. It makes sense to take an SRAM chip (1/10 size) and then package it with an MCU chip using complex multi-chip packaging (MCP) or 3D packaging technology (also known as SIP system-level packaging). 但這種方法需要大量投資，而且只對最大的製造商可行. 從設計角度來看, 這也降低了靈活性，因為SIP中的組件不容易更換. 例如, 如果新技術SRAM可用, 我們不能輕易地更換SIP中的SRAM晶片. 更換封裝中的任何裸晶片, 必須重新驗證整個SIP. 重新鑒定需要再投資和更多時間.

那麼，有沒有一種方法可以節省電路板空間，同時將SRAM從MCU中排除，而不會給MCP帶來麻煩? 回到覈心與晶片尺寸比, 我們確實看到了顯著改進的空間. 你為什麼不檢查一下是否有一個能緊貼模具的包裝? 換句話說, 如果您無法打開包裝, 請縮小尺寸比例.

Currently the most advanced approach is to reduce the size of the chip package by using WLCSP (wafer level chip level package). WLCSP是指將晶圓上的各個單元切割成小塊，然後組裝成一個封裝的科技. 該器件本質上是一個帶有凸起點或球形陣列圖案的裸晶片，不需要任何鍵合線或中間層連接. 取決於規格, 晶片級封裝的面積比晶片大20%. The process has now reached an innovative level where manufacturing plants can produce CSP components without increasing the chip area (with only a slight increase in thickness to fit the bump/sphere).

數位. Wafer - on - chip packaging (WLCSP) provides the most advanced method for reducing the size of the packaged bare - chip. 此處顯示的WLCSP是由DECA Technologies開發的，不會新增組成它的晶片面積. (Credit: DECA Technologies/ Cypress Semiconductor)

CSP has some advantages over uncoated film. CSP設備更易於測試, 手柄, 集合, 並重寫. 它們還具有增强的導熱效能. 當覈心轉移到較新的流程節點時, 在標準化CSP尺寸的同時，可以减少堆芯. 這確保了CSP組件可以被新一代CSP組件替換，而不會出現與更換模具相關的任何複雜情况.

明顯地, 就可穿戴設備和可擕式電子設備的需求而言，這些節省的空間非常重要. 例如, 中使用的48球BGA IC記憶體 in many wearable devices today has a size of 8mmx6mmx1mm (48mm3). 通過比較, CSP包中的相同零件量測3.7mmx3.8mmx0.5mm (7mm3). 換句話說, 您可以將音量降低85%. 這些節約可用於减少 印刷電路板 可擕式設備的面積和厚度. 因此, the demand for WLCSP based devices from wearables and Internet of Things (IoT) manufacturers is not limited to SRAM, 但有一個新的需求.