電路設計 - 非隔離開關電源的PCB版圖設計

開關電源的一個常見問題是“不穩定”的開關波形. 有時, 波形抖動在聲帶中, 磁性元件會產生音訊譟音. 如果問題在於印刷電路板的佈局, 可能很難找到原因. 因此, 正確的 PCB佈局 在開關電源的初始階段，設計是非常關鍵的. 電源設計人員必須充分瞭解最終產品的科技細節和功能要求.

良好的佈局設計可以優化功率效率並降低熱應力； 更重要的是，它最大限度地减少了雜訊以及記錄道和組件之間的相互作用。 為了實現這些目標，設計者必須瞭解開關電源內的電流傳導路徑和訊號流。 為了實現非隔離開關電源的正確佈局設計，必須記住以下設計元素。

非隔離開關電源PCB佈局設計的技巧是什麼

佈局規劃？

關鍵是在系統的早期設計和規劃階段規劃電源位置和電路板空間需求。 有時，設計者忽略了這一建議，而將注意力集中在大系統板上更“重要”或“令人興奮”的電路上。 電源管理被視為事後考慮，電源被放置在電路板上的額外空間上。 這種方法對高效可靠的電源設計非常不利。

對於多層板，一種好方法是在大電流功率元件層和敏感小訊號跟踪層之間放置直流接地或直流輸入/輸出電壓層。 接地層或直流電壓層提供交流接地遮罩小訊號軌跡，以防止高雜訊功率軌跡和功率元件的干擾。 一般來說，多層PCB的接地層和直流電壓平面都不應分開。 如果這種分離不可避免，請儘量減少這些層上的記錄道數量和長度，並且記錄道的佈局應保持在與高電流相同的方向，以將影響降至最低。

非隔離開關電源PCB佈局設計的技巧是什麼

舉例說明：

這些結構將小訊號層夾在高電流功率層和接地層之間，從而新增了高電流/電壓功率層和類比小訊號層之間耦合的電容性雜訊。

(b) and (d) are good structures for six-layer and 四層PCB 分別設計, 這有助於最小化層之間的耦合雜訊, 地面層用於遮罩小訊號層.

確保在外部功率電平層旁邊放置一個接地層，並使用厚銅箔作為外部大電流功率層，以最大限度地减少PCB傳導損耗和熱阻。

功率級的佈局？

開關電源電路可分為功率級電路和小訊號控制電路兩部分。 功率級電路包含用於傳輸大電流的部件。 通常，應先放置這些組件，然後在佈局中的特定點放置小訊號控制電路。 高電流軌跡應短而寬，以最小化PCB電感、電阻和壓降。 對於具有高di/dt脈衝電流的記錄道，這一方面尤其重要。

1、同步降壓變換器電流通路

非隔離開關電源PCB佈局設計的技巧是什麼

同步降壓變換器中的連續電流路徑和脈衝電流路徑。 實線表示連續電流路徑，虛線表示脈衝（開關）電流路徑。 脈衝電流路徑包括連接到以下組件的軌跡：輸入去耦陶瓷電容器CHF、上控制FET QT和下同步FET QB，以及可選的並聯肖特基二極體。

2、寄生電感

非隔離開關電源PCB佈局設計的技巧是什麼

Due to the parasitic inductance, 脈衝電流路徑不僅輻射磁場, 但也會在PCB跡線和MOSFET上產生較大的電壓振鈴和尖峰. 為了儘量減少 PCB電感, the pulse current loop (the so-called thermal loop) should have the smallest circumference when laying out, 其軌跡應短而寬. 高頻去耦電容CHF應為0.1mF ~ 10mF, X5R或X7R介質陶瓷電容器, it has very low ESL (effective series inductance) and ESR (equivalent series resistance). Larger capacitor dielectrics (such as Y5V) may cause the capacitance value to drop significantly at different voltages and temperatures, 囙此，它不是CHF的最佳資料.