電路設計 - PCB板設計功率完整性分析

在裡面 PCB設計, 為訊號提供穩定的電壓和適當的電壓分佈是電源系統設計的兩個基本目標. 隨著信號完整性問題的出現, 反思, 串擾, 等. 將影響電力系統的穩定性. 再加上晶片工作電壓的不斷降低, 電源的波動將影響系統的正常運行. 電源完整性分析是為了確保PCB中的電源穩定可靠.

電源完整性分析概述

功率完整性是指系統中功率波形的質量。 隨著集成電路輸出開關速度的新增，訊號的邊緣速率（即訊號上升和下降時間）迅速降低，並且由於其寄生電感，電力線遭受相當大的電壓降。 當訊號邊緣速率小於1ns時，PCB上的電源層和接地層之間的電壓在電路板上的任何地方都會不同，這將影響晶片電源的穩定性，甚至導致晶片的邏輯

引起電力系統不穩定的因素有同步開關雜訊、非理想電源阻抗影響、諧振和邊緣效應。 一般來說，同步開關雜訊是電源雜訊的主要來源。 由於接地線和平面的寄生電感，在開關電流的作用下會引起一定的電壓波動。

也就是說, 裝置的基準地不再處於零電平. 因此, 驅動端發送的地面標高將發生變化. 出現相應的干擾波形. 干擾波形的相位與接地雜訊相同. 對於開關訊號波形, 接地雜訊的影響將導致訊號的下降沿减慢； 在接收端, 訊號波形也會受到接地雜訊的干擾. 然而, 干擾波形的相位與接地雜訊的相位相反. 此外, 在某些存儲組件中, 功率雜訊和接地雜訊可能會導致意外的數據反演.

在高頻電路中，功率平面中存在大量寄生參數。 這些寄生參數可以看作是由許多電感和電容組成的LC諧振網絡或諧振腔。 在某個頻率下，這些電容器和電感會諧振，從而影響功率層的阻抗。 除了諧振效應外，電源面和地平面的邊緣效應也是電源設計中需要注意的問題。 這裡的邊緣效應是指邊緣反射和輻射現象。 電路板邊緣的覆銅表面尺寸有限，囙此容易出現電磁干擾問題。 為了减小邊緣輻射效應，達到抑制功率面雜訊的目的，工程中通常會新增去耦電容器。

同步開關雜訊

同步開關雜訊 (SSN) is mainly produced by the synchronous switching output accompanying the device. 切換速度越快, 暫態電流變化越顯著, 電流回路上的電感越大, 產生的同步開關雜訊越嚴重. 可以看出，同步開關雜訊的幅值取決於I/O集成電路的特性, 電源平面和接地層的阻抗 PCB板, 以及PCB上高速設備的佈局和佈線.

根據返回路徑的不同，同步開關雜訊可分為片外開關雜訊和片內開關雜訊。 片外開關雜訊是指訊號開關返回的電流通過訊號線和電源/接地層時產生的雜訊； 如果開關狀態發生變化，電流返回路徑將通過電源和接地而不是訊號線，此時的雜訊是片內開關雜訊。 降低晶片中的開關雜訊主要通過降低開關訊號流經的路徑的電感或減緩開關訊號的變化率來降低感應電壓來實現。 降低片外開關雜訊可以通過降低晶片內部驅動器的開關速率和同時開關的數量來實現，使用能够滿足時序要求的最慢邊緣速率晶片； 或者通過降低封裝回路電感，新增訊號和電源對地的耦合電感； 旁路電容器也可以在封裝內使用，以允許電源和接地共亯電流回路，並减少回路的等效電感。

PCB配電 設計

在很大程度上，電源雜訊源於非理想配電系統。 配電系統為系統中的所有設備提供足够的電力。 這些裝置不僅需要足够的功率損耗，而且對電源的穩定性也有一定的要求。 由於實際功率平面中始終存在阻抗，當有暫態電流通過時，將發生電壓降，這將導致功率波動。 大多數設備要求功率波動在正常電壓的±5%以內。 為了確保每個設備都能正常工作，應盡可能降低功率平面的阻抗。 在工作頻率相對較高的情况下，有必要計算電阻的直流阻抗和電感引起的交流阻抗。 在控制電源阻抗時，可以通過使用低電阻率資料和短粗電源線來降低電源的內阻。 電源應盡可能靠近地面，可以使用去耦電容器來降低電源電阻。 和電感，從而降低電源阻抗。