PCB技術 - PCB積層設計において観察すべき原理

When designing a PCB (printed circuit board), 考慮すべき最も基本的な問題の一つは、どのように多くの配線層であるかである, 接地プレーンとパワープレーンは、回路によって必要とされる機能を達成するために必要である, 配線層, 平面のレイヤーのナンバーの決定が回路機能のような要件に関連したプリント回路基板のグランドプレーンおよび電源, シグナル完全性, 恵美, EMC, 製造費. ほとんどのデザイン, そこには多くの矛盾する要求があります PCB性能要件, 目標原価, 製造技術, とシステムの複雑さ. PCBラミネート設計は、様々な要因を考慮した後、妥協によって通常決定される. 高速デジタル回路及び無線回路は、通常多層基板設計を採用する.

カスケード設計に注目すべき8原則は以下の通りである。

成層

多層PCBでは、通常、信号層（S）、パワー（P）面、およびグランド（GND）面を含む。パワープレーンとグランドプレーンは通常境界のない固体平面である。それらは隣接する信号トレースの電流に対して良好な低インピーダンス電流リターンパスを提供する。信号層は、主にこれらのパワーまたはグラウンド基準平面層の間に位置し、対称ストリップラインまたは非対称ストリップラインを形成する。多層PCBの最上部層及び底部層は、通常、部品及び少数のトレースを配置するために使用される。これらのトレースは、トレースによって生成された直接放射を減少させるには長すぎるとは限らない。

（2）単一パワー基準面（パワープレーン）の決定

デカップリングコンデンサを用いることは，電力完全性を解決するための重要な尺度である。デカップリング・コンデンサは、PCBの最上部および最下層に置かれることができるだけである。デカップリングコンデンサのトレース、パッド、およびビアは、デカップリングコンデンサの効果に深刻に影響する。これは、デカップリングコンデンサを接続するトレースが設計する際に可能な限り短く、かつ広くなければならないことを必要とし、ビアに接続されたワイヤは、できるだけ短くしなければならない。例えば、高速デジタル回路において、基板の最上層にデカップリングコンデンサを配置し、第2層をパワー層として高速デジタル回路（プロセッサなど）に割り当て、信号層として第3層を使用し、信号層として第4層を使用することができる。高速デジタル回路グランドとして設定します。

さらに、同じ高速デジタル装置によって駆動される信号トレースが基準面と同じ電力層を使用することを保証しようとし、この電力層は高速デジタル装置の電源層である。

3 .多出力基準平面の決定

多電源基準平面は、異なる電圧を有するいくつかの物理領域に分割される。信号層がマルチ電源層に近接している場合、近傍の信号層上の信号電流は望ましくないリターンパスに遭遇し、リターンパスにギャップが生じる。高速デジタル信号の場合、この不合理なリターンパス設計は深刻な問題を引き起こす可能性があるので、高速デジタル信号配線はマルチパワー基準面から遠く離れている必要がある。

4 .複数の接地基準面(グランドプレーン)を決定する

複数の接地基準面（接地面）は、良好な低インピーダンス電流帰還経路を提供することができ、これはコモンモードEMLを低減することができる。接地面とパワープレーンは緊密に結合されるべきであり、信号層はまた、隣接する基準面と密に結合されるべきである。これは、層間の媒体の厚さを薄くすることによって達成することができる。

合理的に配線組合せを設計する

信号経路で挟まれた2層を「配線結合」と呼ぶ最良の配線の組合せ設計は、1つの基準面から別の基準面へ流れるリターン電流を避けるためであるが、基準平面の1つの点（表面）から他の点（表面）へと戻る。複雑な配線を完成するためには、層の層から層への変換は不可避である。信号層間のスイッチング時には、戻り電流が1つの基準面から別の基準面に滑らかに流れることを確実にする。設計においては、隣接する層を配線組み合わせとして用いるのが妥当である。信号経路が複数の層にまたがる必要がある場合には、通常、複数の層を通る経路が戻り電流に対して滑らかでないので、それは配線結合としてそれを使用する合理的な設計ではない。ビアの近くにデカップリングコンデンサを配置することによって接地バウンスを低減することが可能であるが、基準面間の誘電体の厚さを減らすことが可能であるが、それは良い設計ではない。

6 .配線方向を設定する

同じ信号層では、配線方向の大部分が一貫していることが保証され、隣接する信号層の配線方向と直交する必要がある。例えば、1つの信号層の配線方向をy軸方向とし、他の隣接する信号層の配線方向をx軸方向としてもよい。

偶数層構造採用

これは、デザインから見つけることができます PCBスタック ほとんどすべての古典的なスタックデザインは偶数層である, 奇数層. この緊急事態は多くの要因によって引き起こされる, 下記の通り.

プリント基板の製造工程から、回路基板内の全ての導電層がコア層に保存されていることがわかる。コア層の材料は、一般的に、両面の上層である。コア層が完全に利用されるとき、プリント回路基板の伝導のレイヤーは、偶数である。

偶数のプリント回路基板は、コスト利点を有する。誘電体および銅のレイヤーの欠如のために、奇数のプリント回路基板の原材料コストは偶数のプリント回路基板のコストよりわずかに低い。しかしながら、奇数番号のプリント回路基板は、コア層構成プロセスに基づいて非標準積層コア層ボンディング工程を付加する必要があるので、奇数プリント基板の処理コストは偶数プリント回路基板の処理コストよりもかなり高い。通常のコア層構造と比較して、コア層構造に銅を添加することにより、生産効率が低下し、生産サイクルが長くなる。ラミネーションおよびボンディングの前に、外側コア層は追加の処理を必要とし、それは外層の傷や間違ったエッチングのリスクを増大させる。追加の外層処理は、製造コストを大きく増加させる。

プリント回路基板が多層回路ボンディングプロセスにおいて、あるときに、内外のレイヤーが冷却されるときに、異なるラミネーション緊張はプリント回路基板に異なる程度に曲げる原因となる。また、回路基板の厚みが大きくなると、2枚の異なる構造の複合プリント配線板の曲げのリスクが大きくなる。奇数の回路基板は曲げ易く、偶数のプリント回路基板は回路基板の曲げを避けることができる。

設計する場合、奇数の層を積み重ねた場合、以下の方法でレイヤ数を増やすことができる。

設計プリント基板の電源層が偶数で信号層が奇数であれば、信号層を付加する方法を採用することができる。付加された信号層は、コストの増加には至らないが、処理時間を短縮し、プリント回路基板の品質を向上させることができる。

奇数のパワー層と信号層の偶数を持つプリント回路基板を設計する場合、パワー層を追加する方法を使用することができます。そして、別の簡単な方法は、他の設定を変更せずに、すなわち、最初に奇数層のプリント回路基板をルート化し、次に中間層のグランド層をコピーすることなく、スタックの中央に接地層を追加することである。

マイクロ波回路および混合媒体（異なる誘電率）回路において、ブランク信号層は、スタック不均衡を最小にするためにプリント回路基板・スタックの中央付近に添加されることができる。

原価検討

製造コストに関して, 一緒に PCBエリア, 多層回路基板のコストは、単層および2層回路基板のコストよりも確実に高い, そして、より多くの層, 費用が高い. 回路機能と回路基板の小型化の実現を検討する場合, と信号の整合性を確保, 電総研, EMCと他のパフォーマンス指標, 多層回路基板をできるだけ使用すべきである. 総合評価, 多層回路基板と単層回路基板の間のコスト差は予想されるよりはるかに高くない.