PCB技術 - PCBスタック設計の考察

PCBスタック設計においてどのような問題があるか今すぐiPCBエンジニアを教えてください。

スタックを設計するときに続く2つの規則があります。

各々のルーティング・レイヤーは、隣接した参照レイヤー（電源または階層）を有する

隣接する主電力層と層の間の距離は、より大きな結合容量を提供するために維持されるべきである。

説明するために2 , 4 , 6枚のボードの例をあげましょう。

オプション1

片面PCBと両面PCBの積層

2層基板では，配線とレイアウトからemi信号の制御が主に考慮されている。

単層基板と二層板のemc問題はますます顕著である。この現象の主な理由は、信号ループ面積が大きすぎて、強い電磁放射を発生するだけでなく、外部干渉に対して回路を敏感にすることである。伝送線路の電磁両立性を向上させるためには，主に強い放射信号と高感度信号を主に参照するキー信号のループ面積を低減する方法がある。

単層および二層板は通常10 kHz以下の低周波数シミュレーション設計で使用される

1）同一層内の電源を放射状に配置し、ラインの全長をマージする。

2）電源及び接地線は、互いに接近していること接地線は、信号線に可能な限り近い信号線のそばに置かれなければならない。このようにして、小さなループ領域が形成され、外部干渉に対する差動モード放射の感度が低下する。

3）2層回路基板であれば，信号線に近接して回路基板の他方の信号線に沿ってグランド配線を敷設し，可能な限り幅を広くすることができる。

オプション2

四層板のラミネーション

1 . sig活気のある1 , 4 , 5度のGND ( PWR )を1 , 4 , 000 PWr ( GND )にする

( 2 ) GND - 1 , 5 - sig ( PWR ) SEA 1 , 4 - SIG SIG ( PWR ) POSION 1 , 5 - GNDの1 / 4アンペア

上記2つの積層設計による潜在的な問題は、従来の1.6 mm（62ミル）板厚である。層間隔は非常に大きくなり、インピーダンス、層間結合及び遮蔽の制御には寄与しない特に、パワー層間の大きな間隔は、プレートキャパシタンスを低下させ、ノイズフィルタリングには寄与しない。

この方式は、通常オンボードチップの場合に使用される。この方式はsi性能が良いが，emi性能にはあまり良くない。これは主にルーティングやその他の詳細によって制御されます。

第2の方式は、ボード上のチップの密度が十分に低く、チップの周囲に十分な面積がある場合に使用される。この方法では、PCBの外層はすべての層であり、中間の2層は信号／電力層である。emi制御の観点から，これは既存の4層pcb構造である。

主な注意：中央の2つの層の信号と電力混合層の間の距離を開くべきであり、配線方向はクロストークを避けるために垂直でなければならないコントロールボードの面積は、20 Hルールを反映するのに適切であるべきです。

オプション3

6層板のラミネーション

高いチップ密度と高いクロック周波数を有する設計のためには、6層基板の設計を考慮すべきである

1 . sig - sim - 1 , 5 - GND - sim - 1 , 5 - sig - sim - sim - sir - sim - sim - 1 , 1 - no - GND - sim - sim - sig

信号層は接地層に隣接しており、パワー層と接地層は対になっている。各層のインピーダンスはよく制御でき、2層は磁力線を吸収することができる。

（2）GNDの1，3，1，2，3，2，3，2，3，2，3，2，2，3，2，3，2，2，3，2，2，3，2，3，2，3，2，3，2，3，2，3，2，3，3，2，3，3，2，3，3，2，3，3，2，3，3，3，3，3，

この方式は、デバイス密度があまり高くない場合にのみ適する。このスタックは上部スタックのすべての利点を有し、上部層と底層のグランドプレーンは比較的完全であるので、より良い遮蔽層として使用することができる。したがって，emiの性能は他の方式より優れている。

要約：第2の方式と比較して、第2の方式のコストは大いに増加する。したがって、通常、我々は積み重なるとき、1つの計画を選びます。