PCB技術 - PCBスタック設計

PCBスタック設計の層数は回路基板の複雑さに依存する。PCB加工プロセスの観点から見ると、多層PCBは複数の「両面PCB」を積み重ね、プレスすることによって製造されている。しかし、多層PCBの層数、層間の積層順序、および基板の選択は、回路基板設計者によって決定される。いわゆる「PCBスタック設計」です。

PCBスタック設計に考慮すべき要素

PCB設計の層数と積層PCB設計は以下の要素に依存する：

1.ハードウェアコスト：PCB階層数は最終ハードウェアコストに直接関連する。階層が多いほど、ハードウェアコストが高くなります。コンシューマー製品に代表されるハードウェアPCBは、一般的にラップトップ製品などの階数制限が最も高い。マザーボードPCBの層数は通常4 ~ 6層で、8層を超えることは少ない。

2.高密度素子出口：BGAパッケージデバイスに代表される高密度素子。これらの素子の引き出し層の数は基本的にPCBボードの配線層の数を決定し、

3.信号品質制御：高速信号集中のPCB設計に対して、信号品質に重点を置くなら、信号間のクロストークを減らすために隣接層配線を減らす必要がある。この場合、配線層の数と参照層の数（接地層または電源層の割合）は1：1が好ましく、これによりPCB設計層の数が増加する、逆に、信号品質制御が強制的でなければ、隣接配線層スキームを使用してPCB層の数を減らすことができ、

4.回路図信号の定義：回路図信号の定義はPCB配線が「平滑化」されているかどうかを決定し、回路図信号の鮮明度が悪いとPCB配線が不規則になり、配線層数が増加する、

5.PCBメーカーの加工能力ベースライン：PCB設計者が提供したスタック設計（スタック方法、スタック厚さなど）はPCBメーカーの処理能力ベースラインを十分に考慮しなければならない、例えば：加工プロセス、加工設備能力、常用PCBボードモデルなど。

PCBスタック設計

PCBスタック設計は、上記のすべての設計影響要素の間に優先度とバランスを求める必要がある。

PCBスタック設計規則

1.接地層と信号層は緊密に結合すべきであり、これは接地層と電源層の間の距離をできるだけ小さくし、誘電体の厚さをできるだけ薄くして、電源層と接地層の間の容量を増加させるべきである（ここの内容を理解していない場合）、平板電気容器、コンデンサの大きさと間隔を反比例させることを考えることができる）。

2.2つの信号層はできるだけ直接的に隣接しないようにしなければならない。これにより、信号クロストークが発生し、回路の性能に影響を与える可能性が高い。

3.4層板や6層板などの多層回路基板については、信号層ができるだけ内部電気層（接地層や電源層）に近いことが一般的に求められており、それによって内部電気層の大面積銅コーティングを利用して信号層を遮蔽する役割を果たすことができ、それによって信号層間のクロストークを効果的に回避することができる。

4.高速信号層の場合、通常は2つの内部電気層の間に位置する。このようにする目的は、高速信号に有効な遮蔽層を提供する一方で、高速信号を2つの内部電気層に制限することである。レイヤとレイヤの間で、他の信号レイヤへの干渉を低減する。

5.積層構造の対称性を考慮する。

6.複数の接地された内部電気層は、効果的に接地インピーダンスを低減することができる。

推奨PCBスタック設計

1.上層部に高周波数トレースを敷設し、高周波トレースの際にホールを使用したためにインダクタンスが導入されないようにする。最上階では、アイソレータおよび送信および受信回路のデータ線が高周波トレースに直接接続されている。

2.高周波信号線の下に接地面を配置して、伝送接続線のインピーダンスを制御し、還流電流に非常に低いインダクタンス経路を提供する。

3.電源プレーンを地表プレーンの下に配置します。2つの基準層は、約100 pF/inch 2の追加の高周波バイパスキャパシタを形成する。

4.PCBスタック設計低速制御信号を下地に配置する。これらの信号線は、スルーホールによるインピーダンス不連続性に耐えるために大きなマージンを持っているので、より柔軟になります。