PCB技術 - PCBスタック設計の理解

層の数 PCB依存 回路基板の複雑さについて. PCB処理プロセスの展望から, 多層PCBは、複数の「デュアルパネルPCB」を積み重ねて加圧することによって製造される. しかし, 多層PCBの層数, 層の間に積み重なる順序, そして、プレートの選択は、回路基板設計者により決定される. これはいわゆる「PCBスタッキングデザイン」です.

PCBスタック設計における考慮事項

PCB設計の層数と積層PCB設計は以下の要因に依存する

1. ハードウェアのコスト PCB層 最終的なハードウェアコストに直接関連する. より多くの層, ハードウェアコストが高い. 一般的に消費者製品に代表されるハードウェアPCBは、層の数に最も制限を有する, ノートブックコンピュータ製品. メインボードの数 PCB層 通常4〜6層です, まれに8層以上

高密度部品の出口BGAパッケージデバイスに代表される高密度部品このような構成要素の送出層の数は、基本的には、PCB基板の配線層の数を決定する

信号品質管理：高速信号が集中するPCB設計において、フォーカスが信号品質にある場合、隣接する層間配線を低減して信号間のクロストークを低減する必要がある。このとき、配線層の数と基準層（接地層又はパワー層の比）の数は1：1であることが好ましく、PCB設計層の数が増加する逆に、信号品質管理が必須でない場合、隣接する配線層スキームを用いてPCB層の数を減らすことができる

回路図定義：回路図定義はPCB配線が「滑らかな」かどうかを決定します。そして、不十分な概略信号定義はPCB配線の不規則性を引き起こして、配線層の数を増やします

PCB製造者の処理能力ベースライン：PCB設計者は、PCB設計者によって与えられる積層設計（スタック方法、スタック厚さなど）のためにPCB製造者の処理能力ベースラインに完全に考慮しなければならない。すなわち、処理フロー、処理装置能力、および一般的に使用されるPCBプレートモデルなど。

PCBスタッキング設計は、上記の設計影響要因の間で優先順位とバランスを求めなければならない。

PCBスタック設計の通則

接地層と信号層は緊密に結合されなければならず、それは接地層と電力層との間の距離ができるだけ小さくなければならず、また、誘電層の厚さはできるだけ小さい場合、電力層と接地層との間の容量を増加させるべきである（ここで理解していない場合）、プレートキャパシタについて考えることができる。コンデンサのサイズは、間隔に反比例する）。

2つの信号層は、互いに直接隣接してはならないので、信号クロストークが発生し、回路の性能に影響を及ぼす。

（4）4層板や6層板などの多層回路基板においては、信号層が内部電気層（接地層またはパワー層）に可能な限り近接していることが一般的であるので、内部電気層の大面積銅被覆を使用して信号層の役割を遮蔽することができる。これにより、信号層間のクロストークを効果的に回避することができる。

高速信号層については、一般に2つの内部電気層の間に位置する。これは、一方で高速信号用の効果的な遮蔽層を提供する一方で、高速信号を2つの内部電気層に制限するためである。層の間で、他の信号層への干渉を減らす。

積層構造の対称性を考える。

複数の接地された内部電気層は、効果的に接地インピーダンスを低減することができる。

推奨スタック構造

高周波トレース中のビアの使用によるインダクタンスの導入を避けるために、上部層に高周波トレースを配置する。上位層アイソレータと送受信回路のデータラインは高周波トレースに直接接続されている。

（2）高周波信号ラインの下にグランドプレーンを配置して、伝送接続ラインのインピーダンスを制御し、リターン電流に流れる非常に低いインダクタンス経路を設ける。

3 .電源面を地面に置く。これら2つの基準層は、約100 pF／inch 2の追加の高周波バイパスコンデンサを形成する。

4 .下部層に低速制御信号を配置する。これらの信号線はビアに起因するインピーダンス不連続性に耐える大きなマージンを有しているので、より柔軟である。

分かりますか PCBスタック デザイン

四層積層設計の例

電源層（Vcc）または信号層を追加する必要がある場合には、付加された第2の電源層／グランド層の組を対称的に積層しなければならない。これにより、積層構造が安定し、基板が反りない。異なる電圧のパワープレーンは、ノイズを抑制するために高周波バイパスコンデンサを増加させるためにグランドプレーンに近くなければならない。

ここで別の層があります。これは偶数のPCBを使用し、奇数層を使用しないことを意味します。奇数の回路基板は曲げやすいので。