精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCB技術

PCB技術 - 高周波信号伝送に対するビアリングの影響

PCB技術

PCB技術 - 高周波信号伝送に対するビアリングの影響

高周波信号伝送に対するビアリングの影響

2021-09-15
View:671
Author:Belle

1.ビアの基本概念

ビアリングは多層PCBの重要な構成要素の1つであり、ドリルリングコストは通常PCB製造コストの30%〜40%を占めている。簡単に言うと、PCB上の各穴はビアと呼ぶことができます。機能の観点から見ると、ビアは2つの種類に分けることができます:1つの種類は層間の電気接続に用いられます;固定または位置決めのための別の装置。技術的には、これらのビアは通常、ブラインドビア、埋め込みビア、貫通ビアの3種類に分類される。ブラインドホールはプリント基板の上面と底面に位置し、一定の深さを持っている。表面線と下の内部線を接続するために使用されます。孔の深さは通常一定の割合(孔径)を超えない。埋め込み穴とは、プリント基板の内層に位置する接続穴であり、基板表面には延びていない。上記の2種類の穴は回路基板の内層に位置し、積層前にスルーホール形成プロセスによって完成し、スルーホール形成プロセス中に複数の内層を重ねることができる。


第3のタイプはスルーホールと呼ばれ、回路基板全体を貫通しており、内部相互接続や素子として位置決め穴を取り付けることができる。スルーホールはプロセスにおいて実現しやすく、コストが低いため、ほとんどのプリント基板は他の2種類のスルーホールの代わりにそれを使用しています。特に規定がない限り、以下のビアはビアとみなす。


に通じをつける

設計の観点から見ると、ビアは主に2つの部分から構成されており、1つは中間のドリル穴であり、もう1つはドリル穴の周りのスペーサ領域である。この2つの部分の大きさは、穴を通る大きさを決定します。明らかに、高速で高密度のPCB設計では、設計者は常にビアが小さいほど良いことを望んでおり、これによりボード上により多くの配線空間を残すことができる。また、ビアが小さいほど、それ自体の寄生容量が小さくなる。小さいほど高速回路に適しています。しかし、穴のサイズの減少はコストの増加にもつながり、穴を通過するサイズを無限に減少させることはできない。それはドリル穴やめっきなどの技術に制限されている:穴が小さいほど、ドリル穴が多いほど、所要時間が長くなり、中心位置からずれやすくなる、穴の深さがドリル直径の6倍を超えると、穴壁が均一に銅めっきできる保証はありません。例えば、通常の6層PCB板の厚さ(貫通孔の深さ)が50 Milであれば、PCB製造業者が提供できる最小ドリル直径は通常8 Milにしかならない。レーザードリル技術の発展に伴い、穴のサイズはますます小さくなることができる。一般に、直径が6 Mils以下のビアはマイクロホールと呼ばれています。ビアは通常HDI(高密度相互接続構造)設計に用いられる。Microviaテクノロジーにより、パッドに直接穴(パッド内の穴)を打ち抜くことができ、これにより回路性能が大幅に向上し、配線スペースが節約されます。


ビアは伝送路上でインピーダンスの不連続なブレークポイントとして現れ、これは信号反射を引き起こす。通常、ビアの等価インピーダンスは伝送路の等価インピーダンスより約12%低い。例えば、50オーム伝送路のインピーダンスは、ビアを通過する際に6オーム減少する(具体的には、絶対的に減少するのではなく、ビアのサイズと厚さに関係する)。しかし、貫通孔の不連続インピーダンスによる反射は実際には非常に小さい。反射係数は、(44〜50)/(44+50)=0.06に過ぎません。ビアによる問題は寄生容量とインダクタンスに集中している。影響


多層PCB

2、ビアの寄生容量とインダクタンス

ビア自体には寄生浮遊容量がある。ビア接地層上の半田マスクの直径がD 2、ビアパッドの直径がD 1、PCB板の厚さがTであり、板基板の誘電率がIslandµであることが知られていれば、ビアの寄生容量はC=1.41 IslandµTD 1/(D 2-D 1)と近似される

回路に対するビア寄生容量の主な影響は、信号の立ち上がり時間を延長し、回路の速度を低下させることである。例えば、厚さ50 MilのPCBでは、ビアパッドの直径が20 Mil(ドリル直径10 Mil)であり、半田マスクの直径が40 Milである場合、では、上記の式を使用して、ビアの大きさを近似することができます。寄生容量は、C=1.41 x 4.4 x 0.050 x 0.020/(0.040-0.020)=0.31 pFとほぼ同じです。この容量による立ち上がり時間の変化は、T 10-90=2.2 C(Z 0/2)=2.2 x 0.31 x(50/2)=17.05 psとほぼ同じです


これらの値から、単一ビアの寄生容量による立ち上がり遅延の影響は明らかではないが、トレースにビアを複数回使用して層間を切り替えると、複数のビアが使用されることがわかる。、設計はよく考えなければならない。実際の設計では、ビアと銅領域(逆パッド)との距離を増やしたり、パッドの直径を小さくしたりすることで寄生容量を小さくすることができます。


ビアには寄生容量と寄生インダクタンスが存在する。高速デジタル回路の設計では、ビアの寄生インダクタンスによる危害は寄生容量の影響よりも大きいことが多い。その寄生直列インダクタンスはバイパスコンデンサの寄与を弱め、電力系統全体のフィルタリング効果を弱める。L=5.08 h[ln(4 h/d)+1]で、Lはビアのインダクタンス、hはビア長、dは中心孔の直径であるビアの寄生インダクタンスを簡単に計算するために、次の経験式を使用することができます。数式から分かるように、ビアの直径はインダクタンスに与える影響が小さく、ビアの長さがインダクタンスに与える影響が最も大きい。上記の例を用いて、ビアのインダクタンスは、L=5.08 x 0.050[ln(4 x 0.050/0.010)+1]=1.1015 nH信号の立ち上がり時間が1 nsであれば、XL=λL/T 10-90=3.19と計算することができる。高周波電流が通過すると、このインピーダンスは無視されなくなる。特に注意が必要なのは、電源平面と接地平面を接続する際に、バイパスコンデンサは2つのビアを通過する必要があり、そうするとビアの寄生インダクタンスは指数関数的に増加する。


ビアの寄生容量とインダクタンス

三、穴の使い方

以上の過孔寄生特性の分析により、高速PCB設計において、簡単に見える過孔は回路設計に大きなマイナス影響を与えることが多いことが分かった。オーバーホールの寄生効果による悪影響を低減するために、設計において以下の操作を行うことができる:


  1. コストと信号品質を考慮して、サイズによって合理的なサイズを選択します。必要に応じて、異なるサイズのビアを使用することが考えられます。例えば、電源または接地ビアについては、インピーダンスを低減するために大きなサイズを使用することが考えられ、信号トレースについては、小さなビアを使用することができる。もちろん、ビアサイズが小さくなるにつれて、その分のコストも増加します。


2.上記で議論した2つの公式は、より薄いPCBを使用することは、ビアの2つの寄生パラメータを減らすのに有利であると結論することができる。PCBボード上の信号トレースの階数をできるだけ変更しない、つまり、不要なビアリングをできるだけ使用しないようにしてください。電源と接地されたピンは近くに穴を開け、穴とピンの間のワイヤはできるだけ短くしてください。等価インダクタンスを低減するために、複数のビアを並列にドリルすることを考慮します。信号変更層の貫通孔の近くに接地された貫通孔を配置し、信号に最も近い戻り経路を提供する。PCBに余分なアーススルーホールを置くこともできます。高密度高速PCBボードには、マイクロビアを使用することが考えられる。