Leiterplattentechnisch - Einführung in PCB EMI Design Spezifikation Schritte

PCB EMI Entwurfsspezifikationsschritte

1. IC-Leistungsverarbeitung

1.1) Stellen Sie sicher, dass jede IC Power PIN einen 0.1UF Entkopplungskondensator hat. Für BGA CHIP gibt es 8-Kondensatoren von 0.1UF und 0.01UF in den vier Ecken des BGA. Achten Sie besonders auf die Zugabe von Filterkondensatoren, wie VTT, für die Stromversorgung der Leiterbahn. Dies hat nicht nur Auswirkungen auf die Stabilität, sondern auch auf die WWI.

2 Handhabung der Taktleitung

2.1) Es wird empfohlen, zuerst die Taktleitung auszuführen.

2.2) Bei Taktleitungen mit einer Frequenz größer oder gleich 66M darf die Anzahl der Durchgänge pro Leitung 2 nicht überschreiten, und der Durchschnitt darf 1.5 nicht überschreiten.

2.3) Bei Taktleitungen mit einer Frequenz kleiner als 66M darf die Anzahl der Durchgänge pro Leitung 3 nicht überschreiten, und der Durchschnitt darf 2.5 nicht überschreiten

2.4) Für Taktleitungen länger als 12 Zoll, wenn die Frequenz größer als 20M ist, sollte die Anzahl der Durchgänge 2.2 nicht überschreiten.

2.5) Wenn die Taktleitung ein Durchgangsloch hat, fügen Sie einen Bypass-Kondensator zwischen der zweiten Schicht (Masseschicht) und der dritten Schicht (Leistungsschicht) an der benachbarten Position des Durchgangslochs hinzu, um sicherzustellen, dass die Referenzschicht nach dem Wechsel der Taktleitung geändert wird. Die Schleife des Hochfrequenzstroms (benachbarte Schicht) ist kontinuierlich. Die Leistungsschicht, in der sich der Bypass-Kondensator befindet, muss die Leistungsschicht sein, durch die das Durchgang verläuft, und so nah wie möglich am Durchgang sein. Der maximale Abstand zwischen Bypass-Kondensator und Durchgang sollte 300MIL nicht überschreiten.

2.6) Prinzipiell können nicht alle Taktleitungen Inseln passieren. Hier sind vier Szenarien für die Überquerung der Insel.

2.6.1) Die Kreuzinsel erscheint zwischen der Energieinsel und der Energieinsel. Zu diesem Zeitpunkt wird die Taktlinie auf der Rückseite der vierten Schicht geführt, die dritte Schicht (Leistungsschicht) hat zwei Leistungsinseln, und die vierte Schicht muss diese beiden Inseln kreuzen.

2.6.2) Kreuzinsel erscheint zwischen der Energieinsel und der Bodeninsel. Zu diesem Zeitpunkt wird die Taktlinie auf der Rückseite der vierten Schicht geführt, und es gibt eine Bodeninsel in der Mitte einer Energieinsel auf der dritten Schicht (Leistungsschicht), und die vierte Schicht muss diese beiden Inseln überqueren.

2.6.3) Kreuzinsel erscheint zwischen der Erdinsel und den Schichten. Zu diesem Zeitpunkt wird die Taktleitung auf der ersten Schicht geführt, und es gibt eine Erdinsel in der Mitte der zweiten Schicht (Erdschicht), und die Verkabelung der ersten Schicht muss die Erdinsel überqueren, was der unterbrochenen Erdleitung entspricht.

2.6.4) Es gibt kein Kupfer unter der Uhrenleitung. Wenn die Bedingungen begrenzt sind, ist es unmöglich, die Insel nicht zu überqueren, stellen Sie sicher, dass die Taktleitung mit einer Frequenz größer oder gleich 66M die Insel nicht überquert. Wenn die Taktleitung mit einer Frequenz kleiner als 66M die Insel überquert, muss ein Entkopplungskondensator hinzugefügt werden, um einen Spiegelpfad zu bilden. Platzieren Sie einen 0.1UF Kondensator zwischen den beiden Leistungsinseln und in der Nähe der Taktleitung über die Insel.

2.7) Wenn Sie mit der Wahl zwischen zwei Vias und einer durch die Insel konfrontiert sind, wählen Sie eine durch die Insel.

2.8) Die Taktleitung sollte mehr als 500MIL vom Rand der I/O-Seitenplatine entfernt sein und nicht entlang der I/O-Leitung laufen. Ist dies nicht möglich, sollte der Abstand zwischen der Taktleitung und der I/O-Anschlussleitung größer als 50MIL sein.

2.9) Wenn sich die Taktleitung auf der vierten Schicht befindet, sollte die Referenzebene (Leistungsebene) der Taktleitung versuchen, die Leistungsebene der Uhr mit Strom zu versorgen. Je weniger Uhren sich auf andere Leistungsebenen beziehen, desto besser. Darüber hinaus ist die Frequenz größer oder gleich 66M Die Referenzleistungsebene der Taktleitung muss eine 3,3V Leistungsebene sein.

2.10) Der Zeilenabstand der Taktlinie sollte größer als 25MIL sein.

2.11) Die eingehende und ausgehende Leitung sollte so weit wie möglich sein, wenn die Taktleitung angeschlossen ist.

2.12) Wenn die Taktleitung an BGA und andere Geräte angeschlossen ist und die Taktleitung Schichten wechselt, versuchen Sie, Durchgänge unter der BGA zu vermeiden.

2.13) Achten Sie auf jedes Taktsignal, ignorieren Sie keine Uhr, einschließlich AC_BITCLK von AUDIO CODEC, besonders FS3-FS0. Obwohl es sich nicht um eine Uhr aus dem Namen handelt, ist es tatsächlich eine Uhr, also seien Sie vorsichtig.

2.14) Der Pull-Up- und Pull-Down-Widerstand des Taktchips sollte so nah wie möglich am Taktchip sein.

3. Verarbeitung von I/O-Ports

3.1) Jeder I/O-Port einschließlich PS/2, USB, LPT, COM, SPEAK OUT, GAME ist in eine Masse unterteilt, die linke und die rechte Seite sind mit der digitalen Masse verbunden, und die Breite ist nicht kleiner als 200MIL oder drei Durchgänge. Verbinden Sie sich nicht mit anderen Orten. Digital verbunden.

3.2) Wenn der COM2-Port Pin-Typ ist, sollte er so nah wie möglich an der I/O-Masse sein.

3.3) E/A Schaltung EMI Gerät ist so nah wie möglich an I/O SHIELD.

3.4) Die Leistungsschicht und die Bodenschicht am I/O-Port sind separat inselded, und die untere und obere Schicht sollten auf dem Boden gelegt werden, und das Signal darf nicht durch die Insel gehen (die Signalleitung wird direkt aus dem PORT gezogen, und der I/O-PORT wird nicht für eine lange Strecke geführt).

4. Einige Anmerkungen

A. Der Konstrukteur muss sich strikt an die PCB EMI Design specification. Der EMI-Ingenieur hat das Recht, zu überprüfen. Wenn die PCB EMI Konstruktionsspezifikation is violated and the EMI test FAIL is caused, die Verantwortung trägt der Konstrukteur.

B. Der EMI-Ingenieur ist für die Designspezifikationen verantwortlich und hält sich strikt an die PCB-EMI-Designspezifikationen, aber EMI-Tests FAIL. Der EMI-Ingenieur ist für die Bereitstellung von Lösungen verantwortlich und fasst diese in den PCB EMI Design Spezifikationen zusammen.

C. Der EMI-Ingenieur ist für den EMI-Test jedes Peripherieports verantwortlich, und der Test darf nicht verpasst werden.

D. Jeder Konstruktionsingenieur hat das Recht, die Konstruktionsspezifikation vorzuschlagen und zu hinterfragen. EMI-Ingenieure sind verantwortlich für die Beantwortung von Fragen und das Hinzufügen von Konstruktionsspezifikationen zu den Vorschlägen der Ingenieure nach der Überprüfung durch Experimente.

E. EMI engineers are responsible for reducing the Kosten der Leiterplatte EMI Design und Reduzierung der Anzahl der verwendeten Magnetperlen.