Leiterplattentechnisch - Keramische Substratherstellung und Schaltplan für Leiterplatten

1. PCB Keramisches Substrat manufacturing technology

There are many types of ceramic products manufacturing technologies in Leiterplattenfabriken. Es wird gesagt, dass es mehr als 30 Herstellungsverfahren gibt, wie Trockenpressen, Gülle, Extrusion, Injektion, Aussaat und isostatisches Pressen, because electronic ceramic substrates are "flat" Type (block or round), die Form ist nicht kompliziert, und das trockene Formen und die Verarbeitung werden verwendet. Zum Beispiel, Der Herstellungsprozess ist einfach und die Kosten sind niedrig. Daher, Die meisten Trockenformverfahren werden verwendet. Der Herstellungsprozess von trocken gepresster flacher elektronischer Keramik umfasst hauptsächlich drei Aspekte, nämlich die Bildung des Rohlings, das Sintern und Veredeln des Rohlings, und die Bildung eines Schaltkreises auf dem Substrat.

1. Herstellung von grüner Symbiose (Formung)

Verwenden Sie hochreines Aluminiumoxid (95% Al2O3)-Pulver (je nach Verwendung und Herstellungsmethode sind unterschiedliche Partikelgrößen erforderlich). Zum Beispiel von wenigen Analphabeten bis zu Dutzenden von Mikrometern) und Additiven (hauptsächlich Bindemittel, Dispergiermittel, etc.), um "Gülle" oder Verarbeitungsmaterialien zu bilden.

1: Das Trockenpressverfahren erzeugt einen grünen Körper (oder "grünen Körper").

Die trockene Verdichtung besteht aus hochreinem Aluminiumoxid (Aluminiumoxidgehalt, der für elektronische Keramik verwendet wird, ist größer als 92%, von denen die meisten 99%) Pulver sind (für trockene Verdichtung sollte die Partikelgröße 60 m nicht überschreiten, und für Extrusion, Dehnung und Verwendung) Geeignete Weichmacher und Bindemittel steuern die Partikelgröße von Pulvern innerhalb von 1 m). Nachdem die trocken gepressten Knüppel gleichmäßig gemischt sind, können die Nachkommen der Stücke oder Fischfilets nun 0,50 mm oder sogar 0,3 mm erreichen (bezogen auf die Plattengröße). Der trocken gepresste Rohling kann vor dem Sintern verarbeitet werden, wie Formgröße und Bohren, aber achten Sie auf die Größenkompensation, die durch Sintern verursacht wird (Erweiterung der Größe des Scheibenmusters).

2: Der grüne Körper wird durch das Gießverfahren hergestellt.

Flüssigkeit (Aluminiumoxidpulver, Lösungsmittel, Dispergiermittel, Klebstoffe, Klebstoffe, Weichmacher usw. werden gleichmäßig gemischt und durch ein Sieb geführt) Herstellung, Expansionsstrom (der Kleber wird gleichmäßig auf das Metall oder hitzebeständige Polyesterband auf der Expansionsmaschine beschichtet), Trocknen, Trimmen (kann auch in Löcher verarbeitet werden, etc.), Skimand, Skimand Sintern und andere Prozesse. Die Produktion kann automatisiert werden und den Umfang der Leiterplattenproduktion erweitern.

Zweitens, PCB Design Schaltplan Zeichnen Fähigkeiten

Beim Entwerfen einer Zeichnung auf der Leiterplatte zeigt ERC eine Fehlermeldung "Multiple Net Identifiers" an:

Lösung: Es kann daran liegen, dass während des PCB-Designs verschiedene Netzwerketiketten miteinander verbunden sind, oder dass dieselbe Verbindung unterschiedliche Netzwerketiketten liefert.

Wenn es sich um ein einzelnes Schaltplandiagramm handelt, können Sie die Position mit der falschen Beschriftung im Schaltplandiagramm finden. Wenn Sie mehrere Schaltpläne verwenden, insbesondere wenn Sie mehrere Ebenen bearbeiten, können alle Schaltpläne in Unterdiagrammen gefunden werden.

1: Häufige Fehler in Schaltpläne für Leiterplatten:

ERC meldet, dass es kein Zugriffssignal für diesen Pin gibt.

Eine Art von. Wenn das Paket erstellt wird, werden I/O-Attribute für die Pins definiert. Beispielsweise kann das Verknüpfen von Ein- und Ausgabeports zu Fehlern führen. Wenn kein Protel für die Schaltungssimulation vorhanden ist, müssen die I/O-Eigenschaften der Pins nicht definiert werden.

Beim Bauen oder Platzieren von Komponenten werden inkonsistente Gittereigenschaften geändert und die Pins werden nicht mit den Drähten verbunden.

Bei der Montage der Komponente ist die Stiftrichtung entgegengesetzt und darf nicht am Stiftnamenende angeschlossen werden.

2: ERC meldet doppelte Netzwerk-Tags (Fehler: mehrere Netzwerk-Identifikatoren).

Dies kann daran liegen, dass verschiedene Netzwerkbeschriftungen miteinander verbunden sind oder unterschiedliche Netzwerkbeschriftungen auf derselben Verbindung angegeben sind. Es ist wichtig zu beachten, dass der von PROTEL angezeigte Fehler nicht unbedingt ein tatsächlicher Fehler ist oder auf anderen Schaltplänen falsch sein kann (wenn es ein Schichtdiagramm gibt).

3: Die Komponente verläuft außerhalb der grafischen Grenze: Es wird keine Komponente in der Mitte des Diagrammpapiers der Komponentenbibliothek erstellt.

4: Die erstellte Projektdatei-Netzliste kann nur teilweise an PCB angepasst werden: Die Netzliste wird generiert, ohne die globale zu wählen.

5: Verwenden Sie keine Kommentare, wenn Sie Ihre eigenen mehrteiligen Erstellungskomponenten verwenden.