Leiterplattentechnisch - Verstehen Sie Lösungen für die Signalintegrität von Leiterplatten

Signalintegritätsprobleme werden nicht durch einen einzigen Faktor verursacht, aber durch mehrere Faktoren verursacht werden PCB-Design. Zu den wichtigsten Signalintegritätsproblemen gehören Reflexion, Klingeln, Ground Bounce, Übersprechen, etc. Im Folgenden werden hauptsächlich Übersprechen und Reflexion vorgestellt..

3.1 Crosstalk Score

Übersprechen bezieht sich auf die unerwünschten Spannungsrauschstörungen, die durch elektromagnetische Kopplung an benachbarte Übertragungsleitungen verursacht werden, wenn sich das Signal auf der Übertragungsleitung ausbreitet. Übermäßiges Übersprechen kann zu einer falschen Auslösung des Schaltkreises führen und dazu führen, dass das System nicht normal funktioniert.

Da das Übersprechen umgekehrt proportional zum Linienabstand ist, ist es direkt proportional zur Parallellänge der Linie. Das Übersprechen ändert sich mit der Last der Schaltung. Bei gleicher Topologie und Verdrahtung gilt, je größer die Last, desto größer das Übersprechen. Übersprechen ist proportional zur Signalfrequenz. In digitalen Schaltungen haben die Randänderungen des Signals den größten Einfluss auf Übersprechen. Je schneller sich die Kante ändert, desto größer ist das Übersprechen.

In Anbetracht der oben genannten Eigenschaften von Übersprechen kann es in die folgenden Methoden zusammengefasst werden, um Übersprechen zu reduzieren:

(1) Reduzieren Sie die Übergangsgeschwindigkeit der Signalkante, wenn möglich. Bei der Auswahl von Geräten sollten unter Einhaltung der Konstruktionsspezifikationen langsame Geräte so weit wie möglich ausgewählt werden, und die gemischte Verwendung verschiedener Signaltypen sollte vermieden werden, da schnell wechselnde Signale potenzielle Übersprechergefahr für langsam wechselnde Signale haben.

(2) Das Übersprechen, das durch kapazitive Kupplung und induktive Kupplung verursacht wird, nimmt mit der Erhöhung der Lastimpedanz der gestörten Leitung zu, so dass die Verringerung der Last den Einfluss der Kupplungsstörung verringern kann.

(3) Wenn die Verdrahtungsbedingungen es zulassen, versuchen Sie, die Parallellänge zwischen benachbarten Übertragungsleitungen zu verringern oder den Abstand zwischen kapazitiven Kupplungsdrähten zu erhöhen, wie zum Beispiel das 3W-Prinzip anzunehmen (der Abstand zwischen den Drähten muss ein einzelner Draht sein, 3-mal die Breite oder der Abstand zwischen zwei Leiterbahnen muss größer als das 2-fache der Breite einer einzelnen Leiterbahn sein). Eine effektivere Methode besteht darin, die Drähte mit Massedrähten zu isolieren.

(4) Das Einfügen eines Erdungskabels zwischen benachbarten Leiterplattensignallleitungen kann auch kapazitives Übersprechen effektiv reduzieren. Dieser Erdungskabel muss jede 1/4 Wellenlänge mit der Masse verbunden werden.

(5) Induktive Kopplung ist schwer zu unterdrücken, also versuchen Sie, die Anzahl der Schleifen zu reduzieren, den Schleifenbereich zu reduzieren und vermeiden Sie, dasselbe Kabel für Signalschleifen zu teilen.

(6) Die Signalschichtspuren von zwei benachbarten Schichten sollten vertikal sein, vermeiden Sie parallele Spuren so weit wie möglich, um Übersprechen zwischen Schichten zu reduzieren.

(7) Die Oberflächenschicht hat nur eine Referenzschicht, und die Kopplung der Oberflächenschichtverdrahtung ist stärker als die der mittleren Schicht. Daher sollten Signale, die empfindlicher auf Übersprechen reagieren, so weit wie möglich auf die innere Schicht gelegt werden.

(8) Durch Beendigung werden das ferne und das nahe Ende der Übertragungsleitung und die Anschlussimpedanz mit der Übertragungsleitung abgestimmt, die Übersprechen und Reflexionsstörungen erheblich reduzieren kann.

3.2 Reflexionsanalyse

Wenn sich ein Signal auf einer Übertragungsleitung ausbreitet, so lange es auf eine Impedanzänderung trifft, tritt Reflexion auf. Die Hauptmethode zur Lösung des Reflexionsproblems besteht darin, eine Endimpedanzanpassung durchzuführen.

3.2.1 Typische Strategie zur Beendigung der Übertragungsleitung

Im digitalen Hochgeschwindigkeitssystem verursacht die Impedanzanpassung auf der Übertragungsleitung Signalreflexion. Das Verfahren zur Verringerung und Beseitigung der Reflexion besteht darin, die Endimpedanzanpassung am sendenden Ende oder am empfangenden Ende entsprechend der charakteristischen Impedanz der Übertragungsleitung durchzuführen, so dass der Quellreflexionskoeffizient oder der Lastreflexionskoeffizient O ist. Wenn die Länge der Übertragungsleitung die folgenden Bedingungen erfüllt, sollte Abschlusstechnologie verwendet werden:

L>tr/2tpd. In der Formel ist L die Länge der Übertragungsleitung; tr ist die Anstiegszeit des Quellsignals; tpd ist die Lastübertragungsverzögerung pro Längeneinheit auf der Übertragungsleitung.

Die Beendigung der PCB-Übertragung Linien nehmen normalerweise zwei Strategien an: passen Sie die Lastimpedanz mit der Impedanz der Übertragungsleitung an, das ist, parallele Beendigung; Übereinstimmung der Quellimpedanz mit der Impedanz der Übertragungsleitung, das ist, serielle Beendigung.

(1) Parallele Beendigung

Parallele Beendigung besteht hauptsächlich darin, die Pull-up- oder Pull-down-Impedanz so nah wie möglich an das Lastende anzuschließen, um eine Impedanzanpassung der Klemme zu erreichen. Entsprechend verschiedenen Anwendungsumgebungen kann die parallele Beendigung in mehrere Arten unterteilt werden, wie in Abbildung 2 gezeigt.

(2) Serienbeendigung

Die serielle Beendigung erfolgt durch Einsetzen eines Widerstands in die Übertragungsleitung so nah wie möglich an der Quelle. Der serielle Abschluss muss der Impedanz der Signalquelle entsprechen. Der Widerstand des eingefügten seriellen Widerstands plus die Ausgangsimpedanz der Antriebsquelle sollte größer oder gleich der Impedanz der Übertragungsleitung sein.

Diese Strategie unterdrückt das von der Last reflektierte Signal (Eingangshochimpedanz am Lastende, nicht absorbierende Energie), indem der Quellendereflexionskoeffizient null wird und dann vom Quellendende zum Lastende zurückgespiegelt wird.

3.2.2 Beendigungstechnologie von verschiedenen Prozessgeräten

Technische Lösungen für Impedanz-Abgleich und Terminierung variieren mit der Verbindungslänge und der Reihe von Logikgeräten in der Schaltung. Nur für die spezifische Situation kann das richtige und geeignete Abschlussverfahren verwendet werden, um die Signalreflexion effektiv zu reduzieren.

Im Allgemeinen ist für eine CMOS-Prozessantriebsquelle ihr Ausgangsimpedanzwert relativ stabil und nahe dem Impedanzwert der Übertragungsleitung, so dass die Verwendung der seriellen Abschlusstechnologie für CMOS-Geräte bessere Ergebnisse erzielt; Die Ausgangsimpedanz ist unterschiedlich, wenn die Ausgangslogik hoch und niedrig ist.

Derzeit ist die Verwendung des parallelen Thevenin-Terminierungssystems eine bessere Strategie; ECL-Geräte haben im Allgemeinen eine sehr niedrige Ausgangsimpedanz. Daher ist es die ECL-Schaltung, einen Pull-Down-Abschlusswiderstand am Empfangsende des ECL-Schaltkreises zu verwenden, um Energie zu absorbieren. Universal Termination Technologie.

Natürlich ist die obige Methode nicht absolut. Der Unterschied in der spezifischen Schaltung, die Auswahl der Netzwerktopologie und die Anzahl der Lasten am Empfangsende sind Faktoren, die die Terminierungsstrategie beeinflussen können. Daher müssen Sie bei der Implementierung eines Schaltungsabschlussplans in einer Hochgeschwindigkeitsstrecke das geeignete Beendigungsschema entsprechend der Situation wählen, um den besten Beendigungseffekt zu erzielen.

4. Analyse und Modellierung der Signalintegrität

Angemessene Schaltungsmodellierung und Simulation ist die gängigste Lösung zur Signalintegrität. Im Hochgeschwindigkeits-Schaltungsdesign zeigt die Simulationsanalyse immer mehr Vorteile. Es bietet Designern genaue und intuitive Entwurfsergebnisse, die für die Früherkennung von Problemen und rechtzeitige Modifikationen bequem sind, wodurch die Entwurfszeit verkürzt und die Entwurfskosten gesenkt werden. Es gibt drei häufig verwendete Modelle: SPICE-Modell, IBIS-Modell und Verilog-A-Modell.

SPICE ist ein leistungsstarker universeller analoger Schaltungssimulator. Es besteht aus zwei Teilen: Modellgleichung und Modellparameter.

Da die Modellgleichung bereitgestellt wird, kann das SPICE-Modell sehr eng mit dem Algorithmus des Simulators verbunden werden, und bessere Analyseeffizienz und Analyseergebnisse können erzielt werden; Das IBIS-Modell wird speziell für die digitale Signalintegrität auf Leiterplattenebene und Systemebene verwendet.

Es verwendet die Form von I/V- und V/T-Tabellen, um die Eigenschaften von digitalen integrierten Schaltungen I/O-Einheiten und Pins zu beschreiben. Die Analysegenauigkeit des IBIS-Modells hängt hauptsächlich von der Anzahl der Datenpunkte und der Genauigkeit der Daten in den 1/V- und V/T-Tabellen ab. Im Vergleich zum SPICE-Modell hat das IBIS-Modell einen geringen Rechenanteil.

5. Simulationsprüfung

Die Beispielschaltung des asynchronen Transceivers dient zur Darstellung der Ergebnisse. In der Simulationsumgebung wird das Anregungssignal auf 50 ns eingestellt, die Stromversorgung auf 5V eingestellt, und die anderen Einstellungen sind Standard. Die Simulation des U3-5 Pin des RTSB Netzwerks wird durchgeführt. Die Simulationssituation ist in Abbildung 3 dargestellt:

Kurve a ist die Signalwellenform vor Beendigung, und es kann gesehen werden, dass es eine ernsthafte Signalreflexion gibt; Kurven b und c sind die Signalwellenformen nach dem Masseverschlusswiderstand, und die Abschlusswiderstandswerte sind unterschiedlich; Kurve d ist die Signalwellenform nach Thevenin-Beendigung Es ist aus der Abbildung ersichtlich, dass der Abschlusswiderstand die Reflexion grundsätzlich beseitigen kann. Der Nachteil ist, dass der Abschlusswiderstand zur Erde dazu führt, dass die Erdungsspannung sinkt, und der Abschlusswiderstand zur Stromversorgung bewirkt, dass der niedrige Strompegel ansteigt.

Basierend auf der kontinuierlichen Entwicklung der Mikroelektronik Technologie, Der Einsatz von Hochgeschwindigkeitsgeräten und das Design digitaler Hochgeschwindigkeitssysteme nehmen zu. Die Systemdatenrate, Taktrate und Leiterplattendichte ständig zunehmen, und die Designanforderungen für Leiterplatten werden auch immer höher. Es ist ein Problem der Signalintegrität.

Um sicherzustellen, dass die Leiterplatte eine gute Signalintegrität aufweist, ist es notwendig, eine Vielzahl von Einflussfaktoren, rationales Layout und Route zu synthetisieren, wodurch die Produktleistung verbessert wird.