Leiterplattentechnisch - Das Wesen der PCB Design Technologie

Über gemischte Schaltkreise Leiterplattenmaterial Auswahl und Verdrahtung Überlegungen

Frage: In der heutigen drahtlosen Kommunikationsausrüstung nimmt der Hochfrequenzteil oft eine miniaturisierte Außengerätestruktur an, während der Hochfrequenzteil, der Zwischenfrequenzteil der Außeneinheit und der Niederfrequenzschaltungsteil, der die Außeneinheit überwacht, oft auf derselben Leiterplatte eingesetzt werden. Entschuldigen Sie, was sind die Materialanforderungen für eine solche Leiterplattenverkabelung? Wie kann verhindert werden, dass sich Hochfrequenz-, Zwischen- und Niederfrequenzschaltungen gegenseitig stören?

Antwort: Hybridschaltungen sind ein großes Problem, und es ist schwierig, eine perfekte Lösung zu haben. Im Allgemeinen ist die Hochfrequenzschaltung als unabhängige Einzelplatine im System angeordnet und verdrahtet, und es gibt sogar einen speziellen abgeschirmten Hohlraum. Darüber hinaus ist die Hochfrequenzschaltung im Allgemeinen einseitig oder doppelseitig, und die Schaltung ist relativ einfach, die alle verwendet werden, um den Einfluss auf die Verteilungsparameter der Hochfrequenzschaltung zu reduzieren und die Konsistenz des Hochfrequenzsystems zu verbessern. Im Vergleich zu allgemeinen FR4-Materialien neigen HF-Leiterplatten dazu, Substrate mit hohem Q zu verwenden. Dieses Material hat eine relativ kleine dielektrische Konstante, eine kleine Übertragungsleitung verteilte Kapazität, eine hohe Impedanz und eine kleine Signalübertragungsverzögerung.

Im hybriden Schaltungsdesign werden Hochfrequenz- und Digitalschaltungen zwar auf derselben Leiterplatte gebaut, sie werden im Allgemeinen in Hochfrequenz-Schaltungsbereich und Digitalschaltungsbereich unterteilt und getrennt angeordnet und geroutet. Verwenden Sie Erdung über Band und Schirmbox, um zwischen ihnen abzuschirmen.

Bezüglich der Ein- und Ausgabebeendigungsmethoden und Regeln

Frage: In modernen High-Speed PCB-Design, um die Integrität des Signals zu gewährleisten, Es ist oft notwendig, den Ein- oder Ausgang des Geräts zu beenden. Was sind die Beendigungsmethoden? Welche Faktoren bestimmen die Art der Kündigung? Was sind die Regeln??

Antwort: Terminal, auch Matching genannt. Im Allgemeinen gibt es aktive Endabgleichung und Klemmabgleichung entsprechend der übereinstimmenden Position. Die Übereinstimmung der Quellklemmen ist im Allgemeinen eine Übereinstimmung der Widerstandsreihe, und die Übereinstimmung der Klemme ist im Allgemeinen eine parallele Übereinstimmung. Es gibt viele Möglichkeiten, einschließlich Widerstand Pull-up, Widerstand Pull-down, Thevenin Matching, AC Matching und Schottky Dioden Matching. Das Matching-Verfahren wird in der Regel durch die BUFFER-Eigenschaften, topologische Bedingungen, Füllstandarten und Beurteilungsverfahren bestimmt, und der Signallastzyklus, der Systemstromverbrauch usw. sollten ebenfalls berücksichtigt werden. Der kritischste Aspekt der digitalen Schaltung ist das Timing-Problem. Der Zweck des Hinzufügens von Matching ist es, die Signalqualität zu verbessern und ein bestimmbares Signal zum Zeitpunkt der Entscheidung zu erhalten. Für pegelgültige Signale ist die Signalqualität stabil unter der Prämisse, die Einrichtungs- und Haltezeit sicherzustellen; Für die gültigen Signale erfüllt die Signaländerungsverzögerungsgeschwindigkeit die Anforderungen unter der Prämisse, die Monotonizität der Signalverzögerung sicherzustellen.

Auf welche Probleme sollte beim Umgang mit der Verdrahtungsdichte geachtet werden?

Frage: Wenn die Größe der Leiterplatte festgelegt ist, wenn das Design mehr Funktionen aufnehmen muss, ist es oft notwendig, die Leiterplattendichte der Leiterplatte zu erhöhen, aber dies kann die gegenseitige Interferenz der Leiterbahnen erhöhen, und gleichzeitig ist die Impedanz der Leiterbahnen zu dünn Kann nicht gesenkt werden. Was sind die Fähigkeiten in High-Speed (》100MHz) High-Density PCB Design?

Antwort: Bei der Entwicklung von Hochgeschwindigkeits- und High-Density-Leiterplatten benötigen Übersprechen-Interferenzen (Übersprechen-Interferenzen) wirklich besondere Aufmerksamkeit, da sie einen großen Einfluss auf Timing und Signalintegrität haben. Hier sind ein paar Punkte für Aufmerksamkeit: 1. Steuern Sie die Kontinuität und Übereinstimmung der charakteristischen Impedanz der Leiterbahn. 2. Die Größe des Leiterbahnabstands. Der übliche Abstand ist doppelt so groß wie die Linienbreite. Es ist möglich, den Einfluss des Leiterbahnabstands auf Timing und Signalintegrität durch Simulation zu kennen und den minimal tolerierbaren Abstand zu finden. Das Ergebnis unterschiedlicher Chipsignale kann unterschiedlich sein. 3. Wählen Sie die geeignete Beendigungsmethode. 4. Vermeiden Sie zwei benachbarte Schichten mit der gleichen Verdrahtungsrichtung, auch wenn die Verdrahtung nach oben und unten überlappt, da diese Art von Übersprechen größer ist als die der benachbarten Verdrahtung auf der gleichen Schicht. 5. Verwenden Sie blinde/vergrabene Durchgänge, um den Spurenbereich zu vergrößern. Die Herstellungskosten der Leiterplatte werden jedoch steigen. Es ist zwar schwierig, vollständige Parallelität und gleiche Länge bei der tatsächlichen Umsetzung zu erreichen, aber es ist immer noch notwendig, dies so weit wie möglich zu tun. Darüber hinaus können differenzielle Beendigung und Gleichtaktbeendigung reserviert werden, um die Auswirkungen auf Timing und Signalintegrität zu verringern.

Über Impedanzanpassung im PCB Design

Frage: Um Reflexion zu verhindern, muss die Impedanzanpassung im Hochgeschwindigkeits-PCB-Design berücksichtigt werden. Da die PCB-Verarbeitungstechnologie jedoch die Impedanzkontinuität begrenzt und Simulation nicht simuliert werden kann, wie kann dieses Problem bei der Gestaltung des Schaltplans berücksichtigt werden? Außerdem frage ich mich, was das IBIS-Modell betrifft, wo eine genauere IBIS-Modellbibliothek bereitgestellt werden kann. Die meisten Bibliotheken, die wir aus dem Internet heruntergeladen haben, sind nicht sehr genau, was die Referenz der Simulation stark beeinflusst.

Antwort: Beim Entwerfen von Hochgeschwindigkeits-Leiterplattenschaltungen ist die Impedanzanpassung eines der Designelemente. Der Impedanzwert hat eine absolute Beziehung zum Verdrahtungsverfahren, wie Gehen auf der Oberflächenschicht (Microstrip) oder Innenschicht (Stripline/Doppelstreifen), Abstand von der Referenzschicht (Leistungsschicht oder Masseschicht), Verdrahtungsbreite, Leiterplattenmaterial usw. Beide beeinflussen den charakteristischen Impedanzwert der Spur. Das heißt, der Impedanzwert kann erst nach Verdrahtung bestimmt werden. Generell kann Simulationssoftware einige Verdrahtungsbedingungen mit diskontinuierlicher Impedanz aufgrund der Begrenzung des Schaltungsmodells oder des verwendeten mathematischen Algorithmus nicht berücksichtigen. Zu diesem Zeitpunkt können nur einige Terminatoren (Termination), wie Reihenwiderstand, auf dem Schaltplan reserviert werden. Verringern Sie den Effekt der Unterbrechung der Spurimpedanz. Die wirkliche Lösung des Problems besteht darin, Impedanzunterbrechungen bei der Verdrahtung zu vermeiden. Die Genauigkeit des IBIS-Modells beeinflusst direkt die Simulationsergebnisse. Grundsätzlich kann IBIS als die elektrischen Kenndaten des äquivalenten Schaltkreises des tatsächlichen Chip-I/O-Puffers betrachtet werden, die im Allgemeinen durch Umwandlung aus dem SPICE-Modell erhalten werden können (Messung kann auch verwendet werden, aber es gibt mehr Einschränkungen), und die SPICE-Daten und die Chipherstellung haben absolute Eigenschaften. Die SPICE Daten desselben Geräts, die von verschiedenen Chipherstellern bereitgestellt werden, sind unterschiedlich, und die Daten im konvertierten IBIS-Modell werden ebenfalls entsprechend variieren. Mit anderen Worten, wenn Geräte von Herstellern verwendet werden, haben nur sie die Möglichkeit, genaue Modelldaten für ihre Geräte bereitzustellen, da niemand anders besser weiß als sie, aus welchem Prozess ihre Geräte bestehen. Wenn der vom Hersteller bereitgestellte IBIS ungenau ist, kann die grundlegende Lösung nur darin bestehen, den Hersteller kontinuierlich zur Verbesserung zu bitten.

Über EMV- und EMI-Probleme im Hochgeschwindigkeits-PCB-Design

F: Bei der Entwicklung von Hochgeschwindigkeits-Leiterplatten verwenden wir nur die Software, die wir verwenden, um die festgelegten EMV- und EMI-Regeln zu überprüfen, aber von welchen Aspekten sollte der Designer die EMV- und EMI-Regeln berücksichtigen? Wie werden Regeln aufgestellt?

Antwort: Allgemein EWI/EMV-Konstruktion, sowohl abgestrahlte als auch leitungsgeleitete Aspekte müssen berücksichtigt werden. The former belongs to the higher frequency part (<30MHz) and the latter is the lower frequency part (<30MHz). So können Sie nicht einfach auf die Hochfrequenz achten und den Niederfrequenzteil ignorieren. Ein gutes EWI/EMV-Design muss den Standort des Geräts berücksichtigen, Leiterplattenstapel Anordnung, wichtige Verbindungsmethode, Geräteauswahl, etc. am Anfang des Layouts. Wenn es keine bessere Vereinbarung im Voraus gibt, es wird danach gelöst. Es wird doppelt das Ergebnis mit halbem Aufwand erreichen und die Kosten erhöhen. Zum Beispiel, Die Position des Uhrengenerators sollte nicht so nah wie möglich am externen Stecker sein. Hochgeschwindigkeitssignale sollten so weit wie möglich in die innere Schicht gehen. Achten Sie auf die charakteristische Impedanzanpassung und die Kontinuität der Referenzschicht, um Reflexionen zu reduzieren. Die Schwenkrate des vom Gerät gedrückten Signals sollte so klein wie möglich sein, um die Höhe zu reduzieren. Frequenzkomponenten, bei der Auswahl der Entkopplung/Bypass-Kondensatoren, Achten Sie darauf, ob der Frequenzgang die Anforderungen zur Geräuschreduzierung auf der Leistungsebene erfüllt. Darüber hinaus, pay attention to the return path of the high-frequency signal current to make the loop area as small as possible (that is, the loop impedance as small as possible) to reduce radiation. Der Boden kann auch geteilt werden, um den Bereich des Hochfrequenzrauschens zu steuern. Endlich, Wählen Sie die Gehäusemasse zwischen Leiterplatte und Gehäuse richtig aus.