Leiterplattentechnisch - Über die Verwendung von Core Vias im PCB Design

A popular way to solve the high-density interconnect (HDI) problem is to start with a simple Leiterplatte und Schicht für Schicht hinzufügen. Dies wird ein sequentieller Laminierungsprozess genannt. Für das Gleichgewicht, Ebenen werden immer paarweise oben und unten hinzugefügt. Wir haben ein Symbol, um die Sequenz zu beschreiben.

Ein typisches Beispiel ist eine Platte, die bei der Erstpressung mit der N-Schicht beginnt und dann drei zusätzliche Laminierungsschritte aufweist. Jedes Extra

Für jede Galvanikanlage gibt es vier Bohrgeräte und einen Drucker. Dazwischen befinden sich einige der teuersten Geräte der Fabrik. Diese Artikel werden Druckmaschinen sein. Oder, vielleicht im Fall von kleineren Geschäften, Nachrichten. Nachrichten sind der Engpass. Dies ist der Hauptgrund, warum die sequentielle Konstruktion länger dauert und die Kosten höher sind. Vereinbaren Sie einen Besuch bei lokalen Lieferanten. Das Verhältnis der Presse zur Bohrstation zeigt an, ob sie sich auf Durchgangs- oder Hochverdichtungsplatten konzentrieren.

Druckereien mit ausreichender Bandbreite können auf 3N3-Platinen liefern und gleichzeitig die Kapazität anderer Anlagenteile beibehalten. Dieses Technologieniveau ist für die meisten Anwendungen ausreichend. Smartphones benötigen einen Stapel von Micro-Vias, die durch die gesamte Leiterplatte. Dies ist die Funktion ihres Chipsatzes und dicht verpackt, um Platz für die Batterie zu machen. Ihre Fabrikhallen werden diese Bedürfnisse widerspiegeln.

Der Kern des Problems – ausgehend vom Durchgangsloch

Mit Ausnahme des Fehlens von Lötmaske und Siebdruck ist das "einfache Brett" komplett. Der Kern wird mindestens zwei Schichten haben, aber normalerweise mehr. Wir sprechen über Kern- und Prepreg-Materialien, aber dies unterscheidet sich etwas von der Definition von "Kern". Unser Kern kann aus zwei Ebenen bestehen, in diesem Fall werden sich Definitionen überlappen. Auch wenn es sich um einen Kern mit einer zusätzlichen Schicht Prepreg handelt, nennen wir ihn trotzdem Kern. Wenn das Design es erfordert, wird das, was schließlich zum Kern-Durchgangsloch wird, ein Loch durch den Stapel mehrerer Stücke Kernmaterial sein. In diesem Fall ist der Kern das Produkt des ersten Laminierungszyklus.

Drücken Sie mehr aus dem Kernloch

Unter Betonung der Tatsache, dass Core-Vias von Vias ausgehen, ist der gleiche Galvanikprozess erforderlich, um Kupfer in den Löchern abzulagern. Dies bedeutet, dass ein größerer minimaler Luftspalt und eine größere Linienbreite im Einklang mit den Einschränkungen der äußeren und der typischen inneren Schicht verwendet werden.

Da dickeres Kupfer breitere Geometrien bevorzugt, ist es sinnvoll, diese Schichten Strom- und Erdnetzen zu widmen, und sie profitieren auch von dickem Kupfer und breiten Geometrien. Natürlich ist die mittlere Schicht ein Kandidat für Feindrahtverdrahtung.

Wenn die Anzahl der Etagen voll wird, müssen mehrere Unterbretter übereinander gestapelt sein, so dass der Kern über Spannweite aus der Perspektive des Routings eher wie ein lokaler Aufzug aussieht. Durch die Gruppierung der Bus- und zugehörigen Leistungsdomänen in dedizierten Abschnitten wird die Kreuzkontamination auf diesen epischen digitalen High-Level-Boards reduziert.

Wenn der Kern ein mehrschichtiger Stapel ist, können Sie einige Mikrodurchgänge im Kern erstellen, bevor Sie das erste Paar zusätzlicher Schichten nacheinander hinzufügen. Sie brauchen nur ein dünnes Dielektrikum auf der Außenschicht zu verwenden, um Micro-Vias herzustellen. Sie erhalten eine Mikro-Via, die den Laminierzyklus nicht erhöht. Es ist wie nach Geld suchen!

Viele Chips sind nicht für Low-Key-Leiterplatten gebaut. Durch Drücken an die Grenze des gleichen Netzwerks über Pitch werden die blinden/vergrabenen Durchgänge und die Erfassungspads der Kerndurchgänge tangent zueinander gemacht; Kontakt, aber nicht überlappen.

Achten Sie auf übermäßige Verwendung der Übergangsschicht. Es wird mit kleinen Schneemann-förmigen Paaren beschäftigt sein, so dass es leicht ist, sie zusammenzudrücken. Der Platz unter Fine Pitch Ball Grid Array (BGA) Geräten kann sehr wertvoll sein, so dass es am besten ist, ihre Verwendung unter dem Gerät zu diesen Verbindungen durch die Platine zu minimieren, wie Bypass Caps oder einem anderen überzeugenden Grund. Verlassen Sie das Gerät auf einer Ebene, die über Mikrovias zugänglich ist, und springen Sie dann durch größere Vias, wo mehr Platz für sie zur Verfügung steht.

Stitch Vias für starken Rückweg und EMI Unterdrückung

Trends im Rückweg werden viele Standorte mit Boden über Muster umfassen. Je früher Sie diese Details verstehen, desto einfacher ist es zu implementieren. Unabhängig davon, wo die Spur den Übergang durchläuft, sollte es Vorkehrungen für die Verbindung der verschiedenen Bezugsebenen geben.

Notwendigkeit, einen Wärmeableitungspfad durch die Leiterplatte. Erwägen Sie, etwas dielektrisches Material zu belassen, um einen bestimmten Grad an Impedanz und struktureller Integrität beizubehalten. Beginnen Sie mit der Konzentration um die Quelle, Sie verteilen sich, wenn die Vias mit der anderen Seite des Leiterplatte. Ich habe das noch nie getan., Aber ich verstehe nicht, warum Sie keine thermische Paste mit Füllstoff verwenden können, um den Dissipationsfaktor zu erhöhen.