Leiterplattentechnisch - Testpunkte auf der Leiterplatte festlegen

Grundsätzlich, die Zweck vauf Einstellung Prüfung Punkte isttttttttttttttttttttttttt zu Prüfung ob die Kompaufenten auf die Leeserplbeesetreffen die Spezwennikbeiiaufen und Lötbarkees. Für Beispiel, wenn du wollen zu Prüfung ob dodert is jede Problem mes die Widerstund auf a Leeserplatte, die am einfachsten Weg is zu VerwEndeung universal Elektrizesät. Es kann be bekannt vauf Messung die zwei Enden vauf die Meter.

Allerdings, in a Malsse Produktiauf Fabrik, dodert is nein Weg für du zu Verwendung an elektrisch Meter zu langsam Maßnahme ob jede Widerstund, Kapazesät, Induktivesät, und auch die Schaltung vauf jede IC auf jede Brett is richtig, so dodert is die sogenannte IKT( Die Entstehung von In-Circuit-Prüfung) auzumatisiert Prüfung Malschinen, die Verwendung mehrfach Alsonden (allegemeinleey gerufen "Nagelbett" Befestigungs) zu gleichzeitig Kontakt all die Teile on die Brett dalss Bedarf zu be gemessen., Und dann Maßnahme die Eigenschaften von diese elektronisch Teile in a sequenzbalsiert Weg durch Programm Steuerung, und Seite von Seite as a Ergänzung. Normalerweise, it nur nimmt über 1 zu 2 Minuten zu Prüfung all Teile von a allgemein Brett, abhängig on die Teile on die Leiterplatte. Es hängt ab on die Menge, die mehr Teile die länger die Zeit.

Aber if diese Sonden direkt berühren die elektronisch Teile on die Brett or seine Lot Füße, it is wahrscheinlich zu zerquetschen einige elektronisch Teile, aber it is kontraproduktiv. So smart Ingenieure erfunden Prüfung Punkte und LED raus extra at beide Enden von die Teile. A Paar von klein rund Punkte ohne a Lot Mfragene ((Maske)) erlaubt die Prüfung Sonde zu berühren diese klein Punkte ohne direkt berühren die elektronisch Teile sein gemessen.

In die früh Tage wenn dort wsindn traditionell Plug-Ins ((DIP)) on Leiterplatten, die Lot Füße von Teile wsindn in der Tat verwendet as Prüfung Punkte. Weil die Lot Füße von traditionell Teile wsindn strong genug, sie/Sie wsindn nicht Angst von Nadel Stöcke, aber dort wsindn vont Sonden. Die Fehleinschätzung von arm Stift Kontakt tritt auf, weil nach general elektronisch Teile unterziehen Welle Löten or SMT Zinn, a Reste Film von Lot Paste Fluss is normalerweise gebildet on die Oberfläche von die Lot. Die Impedanz is sehr hoch, die vont Ursachen arm Kontakt von die Sonde. Daher, Prüfung Betreiber on die Produktion Linie wsindn vont gesehen at dass Zeit, vont Betrieb die Luft Spray Piszule zu Blasen verzweifelt, or Wischen die Orte dass benötigt zu be geprüft mit Alkohol.

Tatsächlich haben die Testpunkte nach dem Wellenlöten auch das Problem eines schlechten Fühlerkontakts. Später, nach der Popularität von SMT, wurde die Fehleinschätzung des Tests stark verbessert, und die Anwendung von Testpunkten wurde auch eine große Verantwortung übertragen, weil die Teile von SMT in der Regel sehr zerbrechlich sind und dem direkten Kontaktdruck der Testsonde nicht stundhalten können. Testpunkte verwenden. Dadurch entfällt der direkte Kontakt der Sonde mit den Teilen und ihren Lötfüßen, war nicht nur die Teile vor Beschädigungen schützt, sondern auch indirekt die Zuverlässigkeit des Tests erheblich verbessert, da es weniger Fehleinschätzungen gibt.

Allerdings, mit die Entwicklung von Technologie, die Größe von die Leiterplatte is bekommen kleiner und kleiner. Es is bereits a bit schwierig zu drücken so viele elektronisch Teile on die klein PCB Schaltung Brett, so die Prüfung Punkt nimmt nach oben die Raum von die Leiterplatte., Oft tug-von-war zwischen die Design Seite und die manuTatsacheuring Seite, aber dies Diema wird be diskutiert später wenn diere is a Chance. Die Aussehen von die Prüfung Punkt is normalerweise rund, weil die Sonde is auch rund, die is einfacher zu produzieren, und it is einfacher zu bringen die angrenzend Sondes näher, so dass die Bedarfle Dichte von die Nadel Bett kann be erhöht.

1. Die Verwendung von a Nadel Bett für circuit Prüfunging hat einige inhärent Einschränkungen on die Mechanismus, für Beispiel: die Minimum Durchmesser von die Sonde hat a bestimmte Grenzwert, und die Nadel mit auch klein Durchmesser is einfach zu Pause und Schäden.
2. Die Entfernung zwischen die Nadels is auch begrenzt, weil jede Nadel muss kommen raus von a Loch, und die zurück end von jede Nadel muss be geschweißt mit a flach Kabel. Wenn die angrenzend Löcher sind auch klein, außer für die Nadel und die Nadel. Dort wird be a Kontakt Kurzschluss Problem, und die Interferenz von die flach Kabel is auch a groß Problem.
3. Nadeln kann nicht be Implantatiert weiter zu einige groß Teile. Wenn die Sonde is auch schließen zu die hoch Teil, dort is a Risiko von Kollision mit die hoch Teil und Ursache Schäden. In Zusatz, weil von die hoch Teil, it is normalerweise notwendig zu machen Löcher in die Nadel Bett von die Prüfung Befestigung zu vermeiden it, die indirektly macht it unmöglich zu implant die Nadel. Die Prüfung Punkte von all die Komponenten dass are zunehmend schwierig zu unterbringen on die Leiterplatte.
4. Als die board is bekommen kleiner und kleiner, die Zahl von Prüfung Punkte hat wurden wiederholt diskutiert. Jetzt dort are einige Methoden zu Reduzieren Prüfung Punkte, solche as Netto Prüfung, Test Jet, Grenze Skannnen, JTAG, etc.; diere are auch odier Prüfungs. The Methode beabsichtigt to ersetzen die original Bett von Nadel Prüfungs, solche as AOI und Röntgenstrahlen, aber it scheint dass jede Prüfung cannicht ersetzen IKT 100%.
Bezüglich die Fähigkeit von ICT Nadel Implantation, du sollte ask die passend Befestigung Hersteller, dass is, die Minimum Durchmesser von die Prüfung Punkt und die Minimum Entfernung zwischen angrenzend Prüfung Punkte. Normalerweise dort wird be a gewünscht Minimum Wert und a Minimum Wert dass die Fähigkeit can erreichen, aber diere are Großmaßstab Leiterplattenhersteller wird verlangen dass die Entfernung zwischen die Minimum Prüfung Punkt und die Minimum Prüfung Punkt kann nicht übersteigen a wenige Punkte während Leiterplattenherstellung, odierwise die fixture wird be leicht Schädend.