PCB-Neuigkeiten - Wie man mehrschichtige PCB perforiert

Grundkaufzept der Perfürbeiiauf

Durch Loch ((VIA)) isttttttttttttttttttttttttttttttttttttttt ein wichtig Teil vauf Mehrschichtige Leeserplatte, und die Kosten vauf Bohren Löcher nodermalerwisteigen Kauften für 30% zu 40% vauf die Kosten von PCB Brett Herstellung. Einfach setzen, jede Loch on a PCB kann be gerufen a Palss Loch. In Bedingungen von Funktion, die Loch kann be geteilt in zwiri Kategoderien: eine is verwirndet für die elektrisch Verbindung zwischen Schichten; Die untere is verwirndet für Gerät Fixierung oder Posesionierung. In Bedingungen von die Prozess, diese Durchgangslöcher sind allgemein geteilt in drei Kategoderien, nämlich blind über, begraben über und durch über. Blind Löcher sind lokalisiert on die oben und unten Oberflächen von die GEDRUCKT Schaltung Brett und haben a bestimmte Tiefe für Verbinden die Oberfläche Schaltung zu die innen Schaltung unten. Die Tiefe von die Löcher nodermalerweise tut nicht übersteigen a bestimmte Verhältnis ((Öffnung)). Begraben Löcher sind Verbindung Löcher in die innen Ebene von die gedruckt Schaltung Brett dalss tun nicht verlängern zu die Oberfläche von die gedruckt Schaltung Brett. Die zwei Typen von Löcher sind lokalisiert in die innen Ebene von die Schaltung Brett, die is abgeschlossen von die Durchgangsloch Fürmgebung Prozess vor Laminierung, und mehrere innen Ebenen kann be o

verlapped während die Bildung von die Durchgangsloch.

Der dreste Typ, sogenannte Durchgangslöcher, verläuft durch die gesamte Leeserplatte und kann für interne Verbindungen oder als Montage- und Ortungslöcher für Bauteile verwendet werden. Da dals Durchgangsloch im Prozess einfacher zu implementierenieren ist, sind die Kosten niedriger, so dalss die meisten Leeserplatten verwendet werden, anstatt die underen beiden Arten von Durchgangsloch. Die folgenden Durchgangslöcher gelten ohne besondere Erklärung als Durchgangslöcher.

Aus Designsicht besteht ein Durchgangsloch hauptsächlich aus zwei Teilen, einer ist dals Bohrloch in der Meste und der undere ist der Pad-Bereich um dals Bohrloch. Die Größe dieser beiden Teile bestimmt die Größe des Durchgangslochs. Vonfensichtlich möchte der Designer bei der Konstruktion von Hochgeschwindigkeseine-Leeserplatten mes hoher Dichte dals Loch immer so klein wie möglich haben, diese Probe kann mehr Verdrahtungsraum hinterlalssen, außerdem ist die eigene paralsitäre Kapazität kleiner, besser geeignet für Hochgeschwindigkeseineschaltung. Aber die Lochgröße nimmt gleichzeitig ab, bringent die Kostensteigerung, und die Größe des Lochs kann nicht ohne Begrenzung reduziert werden, es wird durch Bohren (Bohren) und Plattieren (Plattieren) und undere Technologien begrenzt: Je kleiner dals Loch, deszu länger dauert es zu bohren, deszu einfacher ist es, von der Mitte abzuweichen; Wirnn die Tiefe des Lochs mehr als dals 6-fache des Lochdurchmessers ist, ist es unmöglich, die gleichmäßige Kupferbeschichtung der Lochwund zu gewährleisten. Wenn beispielsweise die Dicke (Durchgangslochtiefe) einer normalen 6-Schicht-Leiterplatte 50Mil ist, kann der Leiterplattenhersteller unter normalen Bedingungen einen Lochdurchmesser von 8Mil bereitstellen. Mit der Entwicklung der Lalserbohrtechnologie kann die Größe des Bohrens auch kleiner und kleiner sein. Im Allgemeinen ist der Durchmesser des Lochs kleiner oder gleich 6Mils, wir nennen es Mikroloch. Mikrolöcher werden häufig in HDI (High Density Verbinden Structure) Design verwendet. Die MicroLoch-Technologie ermöglicht es, dals Loch direkt auf das Pad zu schlagen (VIA-in-Pad), was die Schaltungsleistung erheblich verbessert und Platz für die Verkabelung spart.

Die durch-Loch on die Übertragung Linie is a PaVerwendung Punkt von Impedanz Diskontinuität, die wird Ursache die Reflexion von die Signal. Allgemein, die Äquivalent Impedanz von die durch-Loch is über 12% niedriger als dass von die Übertragung Linie. Für Beispiel, die Impedanz von die 50ohm Übertragung Linie wird Abnahme von 6 ohm wenn it Pässe durch die durch-Loch (die specwennic is verwundt zu die Größe von die durch-Loch und die Platte Dicke, nicht decreased). Allerdings, die Reflexion caverwendet von die Diskontinuität von Impedanz durch die Loch is tatsächlich sehr klein, und its Reflexion Koeffizient is nur :(44-50)/(44+50)=0.06. Die Probleme caverwendet von die Loch sind mehr focverwendet on die Einfluss von Parasiten Kapazität und Induktivität.

Parasiten Kapazität und Induktivität durch die Loch

Die Parasiten Streuner Kapazität existiert in die Loch sich selbst. Wenn die Durchmesser von die Schweißen Widerstund zeine von die Loch on die Verlegung Ebene is D2, die Durchmesser von die Schweißen Pad is D1, die Dicke von die PCB Brett is T, und die dielektrisch konstant von die Substrat is ε, die Parasiten Kapazität von die Loch is ungefähr C=1.41εTD1/((D2-D1)).

Die Haupt Wirkung von Parasiten Kapazität on die Schaltung is zu verlängern die Signal steigen Zeit und Reduzieren die Schaltung Geschwindigkeit. Für Beispiel, für a PCB Brett mit a Dicke von 50Mil, wenn die Durchmesser von die Durchgangsloch Pad is 20Mil (die Durchmesser von die boreLoch is 10Mils) und die Durchmesser von die Lot Block is 40Mil, we kann ungefähr die Parasiten Kapazität von die Durchgangsloch von die fürmula oben: C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF Die steigen Zeit ändern verursacht von die capacizur is grob: T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps

Aus diesen Werten kann man sehen, dass, obwohl der Effekt der parasitären Kapazität eines einzelnen Lochs bei aufsteigender Verzögerung und Verlangsamung nicht vonfensichtlich ist, wenn mehrere Löcher für Schicht-zu-Schicht Schalten in der Verkabelung verwendet werden, mehrere Löcher verwendet werden und sorgfältig in der Konstruktion berücksichtigt werden sollten. Im praktischen Design kann die parasitäre Kapazität durch Erhöhung der

distance zwischen die Loch und die Kupfer Verlegung Zone (anti-Pad) or von Verringerung die Durchmesser von die Pad.

In die Design von Hochgeschwindigkeit digital Schaltung, die Parasiten Induktivität von die durch-Loch is mehr schädlich als dass von die Parasiten Kapazität. Sein Parasiten Serie Induktivität wird schwächen die Beitrag von vonPass Kapazität und Reduzieren die Filtern Wirkungiveness von die ganze Leistung System. We kann einfach berechnen die Parasiten Induktivität von a durch-Loch Näherung Verwendung die folgende empirisch fürmula: L=5.08h[ln(4h/d)+1] wo L bezieht sich auf zu die Induktivität von die through-Loch, h is die Länge von die Durchgangsloch, und D is die Durchmesser von die zentral Loch. Es kann be gesehen von die Gleichung dass die Durchmesser von die Loch hat wenig Wirkung on die Induktivität, aber die Länge von die Loch hat an Wirkung on die Induktivität. Verwendung die oben Beispiel wieder, die Induktivität raus von die Loch kann be berechnet as L=5.08x0.050[ln(4x050/0.010)+1]= 1.015nh. Wenn die Signal rise Zeit is 1ns, dann die Äquivalent Impedanz Größe is XL=L/T10-90=3.19 ω. Dies Impedanz kannnicht be ignoriert in die Anwesenheit von hoch Frequenz aktuell. In insbesondere, die vonpass capacizur hat zu pass through zwei Löcher zu verbinden die Versorgung Ebene zu die fürmation, so Vertunppelung die Parasiten Induktivität von die Loch.

Drei, wie zu Verwendung die Loch

Durch die oben Analyse von die Parasiten Eigenschaften von die Durchgangslöcher, we kann siehe dass in Hochgeschwindigkeit PCB Design, die scheinbar einfach through-Löcher vont bring zull negativ Wirkungen zu die Schaltung Design. In Bestellung zu Reduzieren die nachteilig Wirkungen von die Parasiten Wirkung von die Loch, we kann versuchen zu tun as folgt in die Design:

1. Berücksichtigung die Kosten und Signal Qualität, a vernünftig Loch Größe is ausgewählt. Wenn nichtwendig, Erwägen Verwendung dwennferent Größes von Löcher. Für Beispiel, für Leistung or Boden Kabel, Erwägen Verwendung größer Größes zu Reduzieren Impedanz, und für Signal Verkabelung, Verwendung kleiner Löcher. Of Kurs, as die Loch Größe Abnahme, die Entsprechend Kosten wird Zunahme.

2. Die zwei Fürmels diskutiert oben anzeigen dass die Verwendung von dünner PCB Bretter hilft zu Reduzieren die zwei Parasiten Parameter von die Perfürationen.

3. Die Signal Verkabelung on die PCB Brett sollte nicht ändern Ebenen as weit as möglich, dass is zu sagen, do nicht use unnötig Löcher as weit as möglich.

4. Die Stifte von die Leistung Versorgung und die Boden sollte be Bohrered in die nesindst Loch, und die Blei zwischen die Loch und die Stifte sollte be as kurz as möglich. Mehrfach Durchgangslochs kann be in Betracht gezogen in Parallel zu Reduzieren Äquivalent Induktivität.

5. Einige Boden Lochs sind platziert in der Nähe die Signal Schichtung Löcher zu Bereitstellung a schließen Schleife for die Signal. Sie kann auch setzen einige extra Boden Lochs in die PCB.

6. For Hochgeschwindigkeit PCB Bretts mit höher Dichte, Mikro-Lochs kann be in Betracht gezogen.