PCB-Neuigkeiten - Mehrere typische laminierte Schemata und Analysen

Mehrere typische laminierte Schemata und Analysen

Nach dem Verständnis der oben genannten Grundkenntnisse können wir den entsprechenden laminierten Konstruktionsplan erstellen. Versuchen Sie im Allgemeinen, die folgenden Regeln zu befolgen:

Die Kupferschichten sollten vorzugsweise paarweise angeordnet sein. Zum Beispiel, die 2, 5 oder 3, 4-Lagen der sechslagigen Platine sollten zusammen Kupfer sein. Dies ist auf die Anforderung einer ausgewogenen Struktur im Prozess zurückzuführen, weil unsymmetrische Kupferschichten Leiterplatte Verzugsverformung der Platine. Die Signalschicht und die Kupferschicht sollten in Abständen platziert werden, und es ist am besten, dass jede Signalschicht an mindestens eine Kupferschicht angrenzend sein kann.

Die Verkürzung des Abstandes zwischen der Stromversorgung und der Bodenschicht fördert die Stabilität der Stromversorgung und die Reduzierung von EMI. Bei sehr hoher Geschwindigkeit können Sie eine zusätzliche Masseschicht hinzufügen, um die Signalschicht zu isolieren, aber es wird empfohlen, keine weiteren Leistungsschichten hinzuzufügen, um zu isolieren, was unnötige Störgeräusche verursachen kann. Aber in Wirklichkeit können die verschiedenen oben genannten Faktoren nicht gleichzeitig befriedigt werden. Zum jetzigen Zeitpunkt müssen wir eine relativ vernünftige Lösung in Betracht ziehen. Einige typische laminierte Design-Schemata werden unten analysiert:

Analysieren Sie zuerst das laminierte Design der Vierschichtplatte. Im Allgemeinen, für komplexere Hochgeschwindigkeitsstrukturen, Es ist am besten, keine 4-lagige Platte, weil es mehrere instabile Faktoren hat, sowohl in Bezug auf physikalische als auch elektrische Eigenschaften. Wenn Sie eine Vierschichtplatte, Sie können erwägen, es so einzustellen: power-signal-signal-ground. Es gibt eine bessere Lösung: Die äußeren beiden Schichten verwenden die Bodenschicht, und die inneren beiden Schichten verwenden die Strom- und Signalleitungen. Die Lösung ist die beste laminierte Lösung für die Vierschichtplatte Design. Es hat einen ausgezeichneten Unterdrückungseffekt auf EMI und ist auch sehr vorteilhaft, um die Impedanz der Signalleitung zu reduzieren. Allerdings, Der Verdrahtungsraum ist klein und es ist schwieriger für die Platine mit einer höheren Verdrahtungsdichte.

Im Folgenden geht es um das Stack Design von Sechsschichtplatten. Jetzt verwenden viele Leiterplatten 6-Lagen-Leiterplattentechnologie, wie das Design von Speichermodulen Leiterplatten. Most of them use 6-layer boards (high-capacity memory modules may use 10-layer boards. ). Der herkömmlichste 6-Lagen Board Stack ist wie folgt angeordnet: Signal-Masse-Signal-Signal-Power-Signal. Aus Sicht der Impedanzsteuerung, diese Vereinbarung ist vernünftig, aber weil die Stromversorgung weit von der Bodenebene entfernt ist, Der Strahlungseffekt des kleinen Gleichtakt-EMI ist nicht sehr gut. Wenn Sie den Kupferbereich in Schicht 3 und 4 ändern, Es verursacht schlechte Signalimpedanzkontrolle und starke Differenzmodus EMI. Es gibt auch einen Plan, eine Grundebene Ebene hinzuzufügen, das Layout ist: signal-ground-signal-power-ground-signal, so dass unabhängig von der Perspektive der Impedanzsteuerung oder aus der Perspektive der Verringerung des EMI, Es kann die Umgebung des Hochgeschwindigkeitssignalintegritätsentwurfs erreichen. Aber der Nachteil ist, dass das Stapeln von Schichten unausgewogen ist. Die dritte Schicht ist eine Signalverdrahtungsschicht, aber die entsprechende vierte Schicht ist eine Leistungsschicht mit einer großen Fläche aus Kupfer. Dies kann einige Probleme in der Leiterplattenherstellung. Bei der Gestaltung, Alle leeren Bereiche auf der dritten Schicht können mit Kupfer bedeckt werden, um den Effekt einer annähernd ausgewogenen Struktur zu erzielen.

Komplexere Schaltungsimplementierungen erfordern den Einsatz von 10-Lagen-Leiterplattentechnologie. Die 10-Schicht Leiterplatte hat eine sehr dünne isolierende dielektrische Schicht, und die Signalschicht kann sehr nah an der Erdungsebene sein. Hier entlang, die Impedanzänderung zwischen Schichten ist sehr gut geregelt. Allgemein, Solange es nicht erscheint Mit ernsthaften Stack Design Fehlern, Designer können leicht qualitativ hochwertige High-Speed Leiterplattendesigns. Wenn die Verdrahtung sehr kompliziert ist und mehr Verdrahtungsschichten erfordert, Wir können den Stapel so einstellen: signal-signal-ground-signal-signal-signal-power-signal-signal, Natürlich ist diese Situation nicht unsere beste Ja, Wir benötigen, dass die Signalspuren in einer kleinen Anzahl von Schichten angelegt werden, aber um andere Signalschichten mit redundanten Masseschichten zu isolieren, So ist das häufigere Stapelschema: Signal-Masse-Signal-Signal-Leistung-Masse-Signal-Signal-Signal-Masse-Signal-Signal-Masse-Signal, Sie können sehen, dass hier drei Grundebenen verwendet werden, and only one power supply is used (we only consider the case of a single power supply). Dies liegt daran, dass, obwohl die Leistungsschicht den gleichen Impedanzkontrolleffekt wie die Grundebene hat, Die Spannung auf der Leistungsschicht ist größeren Störungen unterworfen, es gibt mehr Oberschwingungen hoher Ordnung, und das EWI nach außen ist auch stark, so geht es mit dem Signal. Wie die Drahtschicht, Es ist am besten, von der Bodenebene abgeschirmt zu werden. Zur gleichen Zeit, wenn eine überschüssige Leistungsschicht zur Isolierung verwendet wird, Der Schleifenstrom muss durch den Entkopplungskondensator von der Masseebene in die Leistungsebene umgewandelt werden. Auf diese Weise, Übermäßiger Spannungsabfall am Entkopplungskondensator verursacht unnötige Geräuscheffekte.