PCB-Neuigkeiten - Zusammenfassung der DDR2-Verdrahtungserfahrung im PCB-Design

Ich mache seit mehr als zwei Jahren Motherboards. Ich habe das Design von Loongson 2F-Speicher und On-Board-Speicherpartikeln und das Design von Atom N450-Speicher und On-Board-Speicherpartikeln durchgeführt. Ich möchte etwas zum Zusammenfassen schreiben, und ich habe festgestellt, dass es bereits viele solche Artikel im Internet gibt, und jetzt schreibe ich ein wenig mehr als Nachschlagewerk. Der folgende Inhalt ist hauptsächlich für das Design des DDR2 667 Speichers bestimmt.

Signal grouping:
In DDR2 wiring, Es ist üblich, die Signale für die Gestaltung in mehrere Gruppen zu unterteilen, und die in dieselbe Gruppe unterteilten Signale haben verwundte oder ähnliche Signaleigenschaften.
Taktgruppe: Differenzielles Taktsignal, Jedes Signalpaar hat die gleiche Frequenz und Phase. ckp0 und ckn0 sind ein Paar.
Datengruppe: Für den 64-Bit DDR2 Speicher des Motherboards, every 8 bits (das ist, a byte) of data can be divided into eight groups. Data dq[0:7], Datenmaske dqm0, Daten-Strobe-Differenzsignal dqsp0 und dqsn0 ist eine Gruppe, und so weiter. Die Signale derselben Datengruppe sollten auf derselben Signalschicht geroutet werden, und die Schichten sollten auch zusammen gewechselt werden. Um die Verkabelung auf der gleichen Signalschicht zu erleichtern, die Datenbits können ausgetauscht werden. Zum Beispiel, wenn das dq2 Signal geroutet wird, Es wird festgestellt, dass, wenn es nach dem schematischen Diagramm geführt wird, es wird mit dem dq4 verwechselt, so dass die Ebene geändert werden muss. Wir können das Signal auf die gleiche Ebene bringen, indem wir die Datenbits austauschen. Welche Inhalte im Bit gespeichert sind, ist auch welche Inhalte ausgelesen werden. Der Swap wird nicht beeinträchtigt, aber die Swap-Bedingung muss zwischen 8-Bit in der gleichen Gruppe liegen.
Adresse/command group: MA[0:14], BA0, BA1, BA2, RAS, CAS, WE
Control group: Clock enable CKE, Chip select CS, ODT und Endwiderstand Strobe sind eine Gruppe. Für das Speichermodul, DIMM0 verwendet CKE0, CKE1, CS0, CS1, ODT0, ODT1. Beim Entwerfen des Bordspeichers, Sie können CKE0 verwenden, CS0, ODT0 zur Steuerung von 4-Bit-Speicherchips.
PCB stack:
For a six-layer board, die allgemeinen Stapel sind top, GND, Singnal2color, Singnal3color, KRAFT, und unten. Allgemein, Es ist besser, GND als Referenzebene für das Signal zu verwenden. Die Impedanz der Leiterbahn wird durch die Breite der Leiterbahn bestimmt, die Dicke der Kupferfolie der Spur, der Abstand von der Spur zur Bezugsebene, Dicke der Kupferfolie der Bezugsebene und des dielektrischen Materials der Platine. Die PCB-Design sollte den Impedanzdesignanforderungen des CPU-Herstellers entsprechen, um den Stack einzustellen. Boden. Allgemeines PCB-Design Software kann auch Impedanz berechnen. Nach dem Finden des Leiterplattenherstellers und dem Kennen des Materials der dielektrischen Blechdicke, Sie können den Stapel und die Linienbreite selbst gestalten. Die Adresse/Das Kommandosignal und das Steuersignal können das 1 verwenden.Arbeitsspannung des Arbeitsspeichers 8V als Referenzebene.
Length control:
For high-frequency signals such as DDR2, Die Trace-Länge sollte bis zum CPU-Kern berechnet werden, die ein Konzept namens Paketlänge einführt. Der Silizium-Wafer wird durch physikalische und chemische Methoden in einen CPU-Kern geätzt, und dann wird der CPU-Kern auf einem kleinen PCB-Substrat verpackt, um unsere gemeinsame CPU zu werden. Die Leiterbahnlänge von den Pins auf dieser kleinen Leiterplatte bis zum CPU-Kern wird Paketlänge genannt.
Die Länge der Uhr auf den gleichen Rang Speicher sollte innerhalb von plus oder minus 5 Mils gesteuert werden.
Die Länge aller Leiterbahnen in derselben Datengruppe sollte im Bereich von plus oder minus 20 Mio des Datenstromsignals DQS gesteuert werden. Die Länge kann zwischen verschiedenen Datengruppen unterschiedlich sein, Aber es sollte innerhalb von plus oder minus 500 Mils des Taktsignals gesteuert werden.
Die Adresse/Die Steuerung der Signallänge der Befehlsgruppe ist nicht besonders streng. INTEL Atom N450 benötigt die Steuerung des Taktsignals innerhalb von minus 500 mil bis plus 1000 mil. Das heißt:, Der Unterschied zwischen dem längsten und kürzesten Signal kann 1500mil betragen, aber es ist besser, den Signallängenunterschied bei der Verdrahtung so weit wie möglich zu reduzieren. Kein Problem, wenn die Signallängen dieser Gruppen bei der Verdrahtung völlig gleich sind, aber es nimmt viel Platz auf der Leiterplatte und nimmt viel Zeit in Anspruch. Wenn die Länge der Adresse/Kommandosignal übersteigt mehrere tausend Millionen des Taktsignals, Es muss in der BIOS Firmware angepasst werden. Die Steuerung liegt im Rahmen der CPU-Anforderungen. Wenn Onboard-Speicher benötigt wird, Nur der Speicher-SPD muss konfiguriert werden.
Die Anforderungen an die Signallängensteuerung der Steuergruppe sind ähnlich der Adresse/Anforderungen an die Befehlsgruppensignale. Bei der Gestaltung, Es sollte in Übereinstimmung mit den Anforderungen des CPU-Herstellers durchgeführt werden. Der INTEL Atom N450 benötigt die Steuerung des Taktsignals innerhalb von 0mil bis plus 1000mil.
Trace spacing:
Allgemein speaking, Die Verkabelung sollte nach dem 3W-Prinzip geführt werden, that is, Der Zeilenabstand auf derselben Ebene ist 3-mal die Zeilenbreite. Aber das ist nicht notwendig, der Bedarf an Informationen ist relativ gering. Generally, Der Abstand der Mäanderspuren kann 16 bis 20 mils betragen, und es kann auf 30 mils für das Taktsignal erhöht werden. Der Abstand zwischen den verschiedenen Signalgruppen sollte entsprechend vergrößert werden, die mehr als 20 Mio betragen können, und der Abstand zwischen der Adresse/Befehlsgruppensignale und Kontrollgruppensignale können kleiner als 8-mils sein. Der Abstand zwischen den BGA-Lüfterbereichen kann klein sein, und die Kabel sollten entsprechend den CPU-Designanforderungen geführt werden, nachdem die Kabel herausgeführt wurden.
other:
A 20mil line can be used for the VREF trace, und ein 0.1uf Kondensator sollte jedem Gerät hinzugefügt werden.
Die VTT-Spur sollte über 135mil liegen, und alle vier Widerstände sollten an eine 0.1uf Kondensator, und beide Enden sollten mit einem 10uf Kondensator verbunden werden.

Das obige ist die Einführung der DDR2-Verdrahtung in PCB-Design. Ipcb wird auch für Leiterplattenhersteller and Leiterplattenherstellung Technologie