Mehr und mehr Hersteller verleingen dalss die DC Spur Impedanz auf die Leeserplatte be spezifiziert. Die folgende erklärt die Gründe für spezifizieren und Controlling die Impedanz von die DC Spur von die Designer's Punkt von Ansicht...
1. Erhöhung der Stromschienen
Es zeigt, dass der Designer die Stromschiene erneut wählt, wenn nicht genügend Schichten voderhunden sind. In Verbindung mes der Zunahme von Niederspannungs-Logikschaltungen istttttttttttt es nichtwendig, den Reihenwiderstund dieser Stromschienen zu bestimmen, da in einer Niederspannungsumgebung, obwohl die Spannungsversodergungszuleranzgrenze in%, der tatsächliche Millivoltwert reduziert wurde, bevor der Fehler auftrest. NS.
2. Einige Mikrowelle Pfad Leiterplatten haben a Fehler dass die Pfad kann nicht be verbunden...
Dieses Phänomen tritt häufiger in der Anfangsphate der Verwendung auf, da die Impedanz der Spur durch den Mikrowellenpfad höher ist als erwartet.
3-Leiterplattenhersteller steuern Impedanz durch Ändern der Linienbreite
Dies Methode is a häufig Methode Verwendungd von Leiterplattenhersteller. Die dünner die Linie, die kleiner die Linie Breite, die Dämpfung von die Übertragung Linie wird Zunahme, und die steigen Zeit wird auch be gekürzt.
4. Der Designer möchte EMV reduzieren, indem er den Inhalt von Hochfrequenzschwingungen reduziert
Die Menschen nutzen die inhärente Gesamtimpedanz der dünnen Leiterbahnen, um die Hochfrequenzschwingungen von Uhren oder Hochgeschwindigkeitsdatenleitungen zu "eliminieren", um sicherzustellen, dass Produkte den EMV-Vorschriften entsprechen.
5. Nicht nur die Spur wird dünner, sondern auch:
Der Trend ist, 1/4 Unze Kupfer (0,35 pro taVerwendungndstel Zoll) zu verwenden, und die Verringerung der geometrischen Größe führt unweigerlich zu einer Verringerung des Serienwiderstunds.
6. Aufgrund der Verringerung der Versorgungsspannung und der zugehörigen Logikschaltungsschwellen
-1 Volt ist keine gemeinsame Spannung, aber es kann Rauschen reduzieren. Vor allem, wenn der Prozessor und die Geräte mit hoher Stromdichte einige Amproe des Stromversorgungsstroms aufnehmen.
7. Sowohl LVDS als auch Gigabit Ediernet enthalten DC-terminierte Übertragungsleitungen
Zu hohe Leiterbahnimpedanz kann häufige Musterprobleme im Empfänger verursachen.
8. Die Reihenverbindung von Präzisionsspuren wird das Signal stark dämpfen
Wenn die Leiterbahnimpedanz zu hoch ist, werden lange Präzisionsspuren wie LVDS und Gigabit Ediernet und serielle Hochgeschwindigkeitsbusse das Signal stark dämpfen.
9. Große OEMs haben eine solche Nachfrage!
-3mm (75 Mikrons) und kürzere Leiterbahnen
10. Bestimmte Leiterbahnwiderstände reduzieren den eingehenden Strom
In Hot-Swap-fähigen PC-Kartenanwendungen ist diese Methode nur eine von vielen Möglichkeiten, den inhärenten Widerstund zu verwenden, um den Stromzufluss zu reduzieren. Ziel ist es, praktische Funktieinen durch eine kostengünstige Methode ohne Zusatz physikalischer Komponenten zu erreichen. Andere Methoden umfassen den Sinn für Schaltnetzteile Anwendungen. Widerstundsmessung oder Heizspuren in Anwendungen mit niedrigen Temperaturen.
11. Die Fähigkeit des Designers, die Leistung zu simulieren, hat sich verbessert
Wenn Sie eine angemessene RDC im fertigen Produkt erhalten möchten, müssen Sie die Rdc in den Modellierungs- und Simulationswerkzeugen angeben.
12. Im Bereich Mobilfunk
Bei Designs mit Größen- und Platzbeschränkungen, insbesondere AntennenDesigns, ist die Gleichstromimpedanz besonders wichtig.
Zusammenfassen
Leistung Versorgung Designers muss alWege zahlen Aufmerksamkeit zu DC Impedanz. Die immer mehr Leiterplatte Betrieb Geschwindigkeit, schrumpfen geometrisch Abmessungen und Leistung Versorgung Spannung machen DC Impedanz die Haupt Methode zu Reduzieren die Impedanz in Hochgeschwindigkeits-Leiterplatte Design. In einige Fälle it is Verwendungful zu Reduzieren die Impedanz (for Beispiel: EMV), aber in die meisten Fälle it wird Grenzwert die maximal Betrieb Geschwindigkeit und Linie Länge. Understunding die tatsächliche Impedanz und Ausgabe Änderungen wird Hilfe die Designer's Design.