PCB-Neuigkeiten - Zusammenfassung der ausgezeichneten Erfahrungen mit DDR2 PCB Layout

PCB-Stapel: Für eine sechslagige Platine sind die allgemeinen Stapel oben, GND, singnal2, singnal3, POWER und unten. Im Allgemeinen ist es besser, GND als Referenzebene für das Signal zu verwenden. Die Impedanz der Spur wird durch die Breite der Spur, die Dicke der Kupferfolie der Spur, den Abstand von der Spur zur Referenzebene, die Dicke der Kupferfolie der Referenzebene und das dielektrische Material der Platine bestimmt. Das PCB-Design sollte den Impedanzdesignanforderungen des CPU-Herstellers entsprechen, um den Stack einzustellen. Boden. Allgemeine PCB Design Software kann auch Impedanz berechnen. Nachdem Sie den Leiterplattenhersteller gefunden und das Material der dielektrischen Blechdicke kennen, können Sie den Stapel und die Linienbreite selbst entwerfen. Das Adress-/Befehlssignal und das Steuersignal können die Arbeitsspannung des Arbeitsspeichers 1.8V als Bezugsebene verwenden. Aber eine komplette Energieebene muss referenziert werden.

Trace length control: Bei hochfrequenten Signalen wie DDR2 sollte die Trace length bis zum CPU-Kern berechnet werden, was ein Konzept namens Package length einführt. Der Siliziumwafer wird durch physikalische und chemische Methoden in einen CPU-Kern geätzt, und dann wird der CPU-Kern auf einem kleinen PCB-Substrat verpackt, um unsere gemeinsame CPU zu werden. Die Leiterbahnlänge von den Pins auf dieser kleinen Leiterplatte bis zum CPU-Kern wird die Paketlänge genannt, auch PIN Delay genannt. Die Länge der Uhr zum gleichen Rangspeicher sollte innerhalb von plus oder minus 5 Millionen gesteuert werden. Die Länge aller Leiterbahnen in derselben Datengruppe sollte im Bereich von plus oder minus 20 Mio des Daten-Strobosignals DQS gesteuert werden. Die Länge kann zwischen verschiedenen Datengruppen unterschiedlich sein, sollte aber innerhalb von plus oder minus 500 Millionen des Taktsignals gesteuert werden. Die Signallängensteuerung der Adress-/Befehlsgruppe ist nicht besonders streng. INTEL Atom N450 benötigt die Steuerung des Taktsignals innerhalb von minus 500 mil bis plus 1000 mil. Das heißt, der Unterschied zwischen dem längsten und kürzesten Signal kann 1500mil betragen, aber es ist besser, die Signallängenunterschiede bei der Verdrahtung so weit wie möglich zu reduzieren. Es gibt kein Problem, wenn die Signallängen dieser Gruppen bei der Verdrahtung völlig gleich sind, aber es nimmt viel Platz auf der Leiterplatte und nimmt viel Zeit in Anspruch. Übersteigt die Länge des Adress-/Befehlssignals mehrere tausend Millionen des Taktsignals, muss dieses in der BIOS-Firmware angepasst werden. Die Steuerung liegt im Rahmen der CPU-Anforderungen. Wenn Onboard-Speicher benötigt wird, muss nur der Speicher-SPD konfiguriert werden. Die Anforderungen an die Signallängensteuerung der Steuergruppe sind ähnlich wie die Anforderungen an das Signal der Adress-/Befehlsgruppe. Das Design sollte in Übereinstimmung mit den Anforderungen des CPU-Herstellers erfolgen. Beim INTEL Atom N450 muss das Taktsignal innerhalb von 0mil bis plus 1000mil gesteuert werden. Spurenabstand: Im Allgemeinen sollte die Verkabelung nach dem 3W-Prinzip geführt werden, das heißt, der Zeilenabstand auf der gleichen Ebene ist dreimal die Linienbreite. Aber das ist nicht notwendig, der Bedarf an Intelligenz ist relativ gering. Im Allgemeinen kann der Abstand der mäandernden Spuren 16 bis 20 mils betragen, und er kann auf 30 mils für das Taktsignal erhöht werden. Der Abstand zwischen den verschiedenen Gruppen von Signalen sollte entsprechend vergrößert werden, was mehr als 20 Mio betragen kann, und der Abstand zwischen der Adress-/Befehlsgruppe und den Kontrollgruppensignalen kann kleiner als 8 Mio sein. Der Abstand zwischen den BGA-Lüfterbereichen kann klein sein, und die Kabel sollten entsprechend den CPU-Designanforderungen verlegt werden, nachdem die Kabel herausgeführt wurden. Sonstiges POWER-Routing: Für die VREF-Trace kann eine 20mil-Leitung verwendet werden, und jedem Gerät sollte ein 0,1uf-Kondensator hinzugefügt werden. Die VTT-Spur sollte über 135mil liegen, und alle vier Widerstände sollten an einen 0,1uf Kondensator angeschlossen werden, und beide Enden sollten an einen 10uf Kondensator angeschlossen werden. Punkt-zu-Mehrpunkt-Signale, wie Adress-/Befehlssignale, Steuersignale und Taktsignale, sollten in einer "T"-Form geroutet werden, das heißt, der Chip sollte nach oben geroutet und dann verzweigt werden, und die Länge sollte den Designanforderungen der CPU entsprechen.