1. Via
Via ist einer der wichtigsten Komponenten von Mehrschichtige Leiterplatte, und die Kosten der Bohrungen machen normalerweise 30% bis 40% von Leiterplattenherstellung Kosten. Einfach ausgedrückt, Jedes Loch auf der Leiterplatte kann ein via aufgerufen werden. Aus der Sicht der Funktion, Durchkontaktierungen können in zwei Kategorien unterteilt werden: eine wird für elektrische Verbindungen zwischen Schichten verwendet; das andere dient zur Befestigung oder Positionierung von Vorrichtungen. Prozessbezogen, Diese Vias sind im Allgemeinen in drei Kategorien unterteilt, nämlich blinde Durchkontaktierungen, vergrabene Durchkontaktierungen und Durchkontaktierungen. Blind Vias befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe. Sie werden verwendet, um die Oberflächenlinie und die darunterliegende innere Linie zu verbinden. The depth of the hole usually does not exceed a certain ratio (aperture). Begrabenes Loch bezieht sich auf das Verbindungsloch in der inneren Schicht der Leiterplatte, die sich nicht auf die Oberfläche der Leiterplatte erstreckt. Die oben genannten zwei Arten von Löchern befinden sich in der inneren Schicht der Leiterplatte, und werden vor der Laminierung durch ein Durchgangslochumformverfahren vervollständigt, und mehrere innere Schichten können während der Bildung des. Der dritte Typ wird ein Durchgangsloch genannt, das die gesamte Leiterplatte durchdringt und zur internen Verschaltung oder als Positionierloch für die Bauteilmontage verwendet werden kann. Weil das Durchgangsloch einfacher im Prozess zu implementieren ist und die Kosten niedriger sind, Die meisten Leiterplatten verwenden es anstelle der anderen beiden Arten von Durchgangslöchern. Die folgenden Durchgangslöcher, sofern nicht anders angegeben, als Durchgangsbohrungen gelten.
Aus gestalterischer Sicht, a via besteht hauptsächlich aus zwei Teilen, eins ist das Bohrloch in der Mitte, und der andere ist der Pad Bereich um das Bohrloch, wie in der folgenden Abbildung gezeigt. Die Größe dieser beiden Teile bestimmt die Größe der. Offensichtlich, in Hochgeschwindigkeit, Leiterplattendesign mit hoher Dichte, Designer hoffen immer, dass je kleiner das Durchgangsloch ist, die bessere, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Darüber hinaus, je kleiner das Durchgangsloch, die parasitäre Kapazität der eigenen. Je kleiner es ist, je besser es für Hochgeschwindigkeitsstrecken geeignet ist. Allerdings, die Verringerung der Lochgröße führt auch zu einer Erhöhung der Kosten, und die Größe der Durchkontaktierungen kann nicht unbegrenzt reduziert werden. Sie wird durch Prozesstechnologien wie Bohren und Beschichten eingeschränkt: Je kleiner das Loch ist, Je mehr Bohrungen Je länger das Loch dauert, Je einfacher es ist, von der Mittelposition abzuweichen; und wenn die Tiefe des Lochs 6-mal den Durchmesser des gebohrten Lochs übersteigt, Es kann nicht garantiert werden, dass die Lochwand gleichmäßig mit Kupfer beschichtet werden kann. Zum Beispiel, the thickness (through hole depth) of a normal 6-layer Leiterplatte ist etwa 50Mil, so der minimale Bohrdurchmesser, Leiterplattenhersteller kann nur 8Mil erreichen.
Zweitens ist die parasitäre Kapazität des
Die Via selbst hat eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, der Durchmesser des Durchgangs D1 ist, die Dicke der Leiterplatte T ist und die dielektrische Konstante des Leiterplattensubstrates ε ist, dann ist die parasitäre Kapazität des Durchgangs ungefähr:
C=1.41εTD1/(D2-D1)
Der Haupteffekt der parasitären Kapazität des Durchgangs auf der Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern. Zum Beispiel für eine Leiterplatte mit einer Dicke von 50Mil, wenn ein Durchgang mit einem Innendurchmesser von 10Mil und einem Pad-Durchmesser von 20Mil verwendet wird, und der Abstand zwischen dem Pad und dem Boden-Kupferbereich 32Mil ist, dann können wir das Durchgang mit der obigen Formel approximieren Die parasitäre Kapazität ist ungefähr: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, Die Anstiegszeit, die durch diesen Teil der Kapazität verursacht wird, ist: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. Aus diesen Werten lässt sich ablesen, dass der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, zwar nicht offensichtlich ist, wenn das Durchgang mehrfach in der Leiterbahn zum Umschalten zwischen Schichten verwendet wird, der Designer dennoch sorgfältig überlegen sollte.
Drittens ist die parasitäre Induktivität des
Ebenso gibt es parasitäre Induktivitäten zusammen mit der parasitären Kapazität der Vias. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch die parasitäre Induktivität der Durchkontaktierungen verursacht wird, oft größer als der Einfluss der parasitären Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems. Wir können die parasitäre Induktivität eines Via einfach mit folgender Formel berechnen:
L=5.08h[ln(4h/d)+1] wobei L sich auf die Induktivität des Durchgangs bezieht, h ist die Länge des Durchgangs und d ist der Durchmesser des Mittellochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat und die Länge des Durchgangs den größten Einfluss auf die Induktivität hat. Anhand des obigen Beispiels kann die Induktivität des Durchgangs berechnet werden wie: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz: XL=ÏL/T10-90=3.19Ω. Eine solche Impedanz kann nicht mehr ignoriert werden, wenn Hochfrequenzströme passieren. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensator beim Verbinden der Leistungsebene und der Masseebene zwei Durchgänge durchlaufen muss, damit die parasitäre Induktivität der Durchgänge exponentiell zunimmt.
Vierte, über Design in Hochgeschwindigkeits-PCB
Durch die obige Analyse der parasitären Eigenschaften von Vias, wir sehen, dass in der Gestaltung von Hochgeschwindigkeits-PCBs, the seemingly simple process is
Holes often also bring great negative effects to circuit design. Um die negativen Auswirkungen der parasitären Effekte der Vias zu reduzieren, Im Design kann folgendes getan werden:
1. In Anbetracht der Kosten und Signalqualität, wählen Sie eine angemessene Größe über Größe. Zum Beispiel ist es für das 6-10-Schicht-Speichermodul PCB-Design besser, 10/20Mil (gebohrt/pad) Durchgänge zu verwenden. Für einige High-Density Small-Size-Boards kannst du auch 8/18Mil verwenden. Loch. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen können Sie erwägen, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.
2. Die beiden oben beschriebenen Formeln können gezeichnet werden. Die Verwendung einer dünneren Leiterplatte ist vorteilhaft, um die beiden Arten von Durchkontaktierungen zu reduzieren.
Gesundheitsparameter.
3. Versuchen Sie nicht, die Schichten der Signalspuren auf dem Leiterplatte, das heißt,, Versuchen Sie, keine unnötigen Vias zu verwenden.
4. Die Energie- und Massepunkte sollten in der Nähe gebohrt werden, und die Leitung zwischen dem Durchgang und dem Stift sollte so kurz wie möglich sein, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.
5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um die nächste Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl redundanter Masseverbindungen auf der Leiterplatte zu platzieren. Natürlich muss das Design flexibel sein. Das zuvor besprochene Via-Modell ist der Fall, wenn es Pads auf jeder Schicht gibt. Manchmal können wir die Pads einiger Schichten reduzieren oder sogar entfernen. Besonders wenn die Dichte der Durchkontaktierungen sehr hoch ist, kann es zur Bildung einer gebrochenen Nut führen, die die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, können wir neben der Verschiebung der Position des Durchgangs auch erwägen, das Durchgangs auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.