PCB-Neuigkeiten - Vorsichtsmaßnahmen für die charakteristische Impedanz des Leiterplattenprofings

Vorsichtsmaßnahmen für die charakteristische Impedanz der PCB-Proofing

Eine gute laminierte Struktur kann die Impedanz effektiv steuern, und ihre Verdrahtung kann eine leicht verständliche und vorhersehbare Übertragungsleitungsstruktur bilden. Vor-Ort-Lösungstools können solche Probleme gut bewältigen, solange die Anzahl der Variablen auf ein Minimum kontrolliert wird, können ziemlich genaue Ergebnisse erzielt werden.

Allerdings, wenn drei oder mehr Signale gestapelt sind, das ist nicht unbedingt der Fall, und der Grund ist subtil. Der Sollimpedanzwert hängt von der Prozesstechnik des Gerätes ab. Hochgeschwindigkeits-CMOS-Technologie kann im Allgemeinen etwa 70Ω; Hochgeschwindigkeits-TTL-Geräte können im Allgemeinen etwa 80Ω bis 100Ωerreichen.. Denn der Impedanzwert hat in der Regel einen großen Einfluss auf Rauschtoleranz und Signalschaltung, Es ist notwendig, bei der Wahl der Impedanz sehr vorsichtig zu sein; Das Produkthundbuch sollte Hinweise dazu geben..
Die ersten Ergebnisse des Vor-Ort-Lösungstools können auf zwei Arten von Problemen stoßen. Das erste ist das Problem der eingeschränkten Sicht. Das Feldlösungstool analysiert nur den Einfluss von nahegelegenen Spuren, und berücksichtigt nicht parallele Leiterbahnen auf anderen Schichten, die die Impedanz beeinflussen. Das Lösungstool vor Ort kann die Details vor der Verkabelung nicht kennen, das ist, bei Zuweisung der Leiterbahnbreite, aber die oben genannte Paaranordnungsmethode kann dieses Problem minimieren.
Erwähnenswert ist der Einfluss von Teilleistungsebenen. Die äußere Leiterplatte wird oft mit geerdeten Kupferdrähten nach der Verdrahtung überfüllt, was vorteilhaft ist, EMI und Balanceplating zu unterdrücken. Wenn nur solche Maßnahmen für die äußere Schicht getroffen werden, Die in diesem Artikel empfohlene laminierte Struktur hat einen sehr geringen Einfluss auf die charakteristische Impedanz.
Der Effekt der Verwendung einer großen Anzahl benachbarter Signalschichten ist sehr signifikant. Einige Lösungswerkzeuge vor Ort können das Vorhandensein von Kupferfolie nicht finden, weil es nur die gedruckten Linien und die gesamte Ebene überprüfen kann, so ist das Ergebnis der Impedanzanalyse falsch. Wenn sich Metall auf der benachbarten Schicht befindet, es wirkt wie eine weniger zuverlässige Bodenschicht. Wenn die Impedanz zu niedrig ist, wird der momentane Strom groß sein, ein praktisches und sensibles EWI-Problem.
Ein weiterer Grund für den Ausfall von Impedanzanalysewerkzeugen sind verteilte Kondensatoren. These analysis tools generally cannot reflect the influence of pins and vias (this influence is usually analyzed with a simulator). Dieser Effekt kann signifikant sein, vor allem auf der Backplane. The reason is very simple:

The characteristic impedance of PCB proofing can usually be calculated by the following formula: √L/C
Among them, L und C sind die Induktivität und Kapazität pro Einheitslänge jeweils.
Wenn die Stifte gleichmäßig angeordnet sind, Die zusätzliche Kapazität wird das Berechnungsergebnis stark beeinflussen. The formula will become:
√L/(C+C')
C'is the pin capacitance per unit length.
Wenn die Stecker in einer geraden Linie wie auf der Backplane angeschlossen sind, Die gesamte Leitungskapazität und die gesamte Pin-Kapazität außer dem ersten und letzten Pin können verwendet werden. Auf diese Weise, die effektive Impedanz wird reduziert, und kann sogar von 80Ω auf 8Ωfallen. Um den effektiven Wert zu erhalten, the original impedance value needs to be divided by:
√(1+C'/C)
This calculation is very important for component selection.
Bei Verzögerung der Simulation, the capacitance of the component and the package (and sometimes the inductance should also be included) should be considered. Zwei Punkte sollten beachtet werden:. Erstens, der Simulator kann die verteilten Kondensatoren möglicherweise nicht korrekt simulieren; zweitens, Berücksichtigung der Auswirkungen unterschiedlicher Produktionsbedingungen auf unvollständige Schichten und nicht parallele Spuren. Viele Vor-Ort-Lösungstools können die Stapelverteilung ohne volle Leistung oder Masseebenen nicht analysieren. Allerdings, wenn eine Masseschicht neben der Signalschicht liegt, die berechnete Verzögerung wird ziemlich schlecht sein, wie ein Kondensator, es wird die größte Verzögerung geben; wenn eine doppelseitige Platine viele Massedrähte und VCC-Kupferfolie auf beiden Schichten hat, Diese Situation ist noch schlimmer. Wenn der Prozess nicht automatisiert ist, Das Einrichten dieser Dinge in einem CAD-System wird sehr chaotisch sein.
PCB proofing EMC
There are many factors affecting EMC, viele davon werden in der Regel nicht analysiert. Auch wenn sie analysiert werden, es ist oft nach Abschluss des Entwurfs, die zu spät ist. The following are some factors that affect EMC:
The slots in the power plane constitute a quarter-wavelength antenna. Für Fälle, in denen Montagenuten an Metallbehältern erforderlich sind, Stattdessen sollten Bohrmethoden verwendet werden.
Induktive Komponenten. Ich traf einmal einen Designer, der alle Designregeln befolgte und Simulationen machte, aber seine Leiterplatte hat noch viele Strahlungssignale. Der Grund ist, dass zwei Induktoren parallel zueinander auf der Oberschicht platziert sind, um einen Transformator zu bilden.
Aufgrund des Einflusses der unvollständigen Bodenebene, Die niedrige Impedanz der inneren Schicht verursacht einen großen transienten Strom in der äußeren Schicht.
Die meisten dieser Probleme können durch die Annahme eines defensiven Designs vermieden werden. Zunächst einmal, Die richtige Stapelstruktur und Verdrahtungsstrategie sollte erstellt werden, damit ein guter Start gemacht werden kann.

Das obige ist die Einführung in die charakteristische Impedanz der PCB-Proofing. Ipcb wird auch für Leiterplattenhersteller and Leiterplattenherstellung Technologie