PCB-Neuigkeiten - Entwurf einer hochpräzisen und Hochgeschwindigkeits-A/D-Wandler-Taktstabilisierungsschaltung für PCB-Proofing

Die Hauptfunktion des PCB-Proofing-Datenkonverters besteht entweder darin, analoge Wellenformen aus regelmäßiger Zeiterfassung zu erzeugen oder eine Reihe von regelmäßigen Zeitproben aus einem analogen Signal zu erzeugen. Daher ist die Stabilität der Abtastuhr sehr wichtig. Aus Sicht des Datenkonverters verursacht diese Instabilität (d.h. zufälliger Taktjitter) Unsicherheit, wenn der Analog-Digital-Wundler das Eingangssignal abgibt. In Hochgeschwindigkeitssystemen begrenzt der Zeitfehler der Takt- oder Oszillatorwellenform die maximale Rate einer digitalen I/O-Schnittstelle. Nicht nur das, es erhöht auch die Bitfehlerrate der Kommunikationsverbindung und begrenzt sogar den A/D-Konverter. (ADC) Dynamikbereich, um die beste Leistung des Datenkonverters zu erhalten, ist es äußerst wichtig, die Abtastungs- und Kodierungsuhr richtig auszuwählen.

PCB-Proofing ADC-Schaltung

In den letzten Jahren war die ausländische Forschung an Hochgeschwindigkeits-A/D-Wandlern am aktivsten, und einige verbesserte Strukturen sind in der grundlegenden Flash-Struktur [2] erschienen, wie subrangende Schaltungsstrukturen (wie Halbblitz-Struktur, Pipelined, mehrstufige Struktur, mehrstufige Struktur). Tatsächlich sind sie eine Schaltungsstruktur, die aus mehreren Flash-Schaltungsstrukturen und anderen funktionalen Schaltungen in verschiedenen Formen besteht. Diese Struktur kann die Mängel der grundlegenden Flash-Schaltungsstruktur ausgleichen und High-Speed, hochauflösende A/D-Wandler realisieren. Diese Art von Struktur ersetzt allmählich die langjährige SAR und integrale Struktur, und es gibt auch eine Art Bit-pro-Stage Schaltungsstruktur. Eine weitere Verbesserung auf der Basis davon, erhalten Sie eine A Schaltungsstruktur namens Folding (auch Mag Amps Struktur genannt) Dies ist eine Graucode serielle Ausgangsstruktur. Diese Schaltungsdesigntechniken sind die Entwicklung von Hochgeschwindigkeits-, hochauflösenden und leistungsstarken A/D-Wandlern. Hat eine positive Rolle bei der Förderung gespielt.

Darüber hinaus, in der hochauflösenden A/D-Konverter Schaltungsdesign Technologie, Die Sigma-Delta-Schaltungsstruktur ist derzeit eine sehr beliebte Schaltungsdesign Technologie. Diese Schaltungsstruktur wird nicht nur in hochauflösenden Nieder- oder Mittelgeschwindigkeit A verwendet/D Umrichter. Ersetzt allmählich die SAR und die integrale Schaltungsstruktur, und diese Struktur kombiniert mit der Rohrleitungsstruktur, wird eine höhere Auflösung erwartet, und höhere Geschwindigkeit A/D-Konverter.

PCB Proofing Clock Duty Cycle Stabilisierungskreis

Mit der kontinuierlichen Erweiterung und Leistungssteigerung elektronischer Systeme in Waffen und Ausrüstung in der neuen Ära steigt auch die Komplexität elektronischer Systeme. Um die Fähigkeiten und Leistung von Datenerfassung, Steuerrückmeldung und digitaler Verarbeitung elektronischer Systeme, moderner militärischer elektronischer Systeme zu gewährleisten, werden auch die Anforderungen an A/D-Wandler immer höher, insbesondere an militärische Datenkommunikationssysteme und Datenerfassungssysteme. Die Nachfrage nach Hochgeschwindigkeits- und hochauflösenden A/D-Wandlern steigt. Der Takttakttakt-Stabilisierungskreis wird als Hochgeschwindigkeit verwendet. Die Kerneinheit des hochpräzisen A/D-Wandlers spielt eine entscheidende Rolle bei der Leistung des Signal-Rausch-Verhältnisses (SNR) und des effektiven Bits (ENOB). Daher ist es notwendig, den Hochgeschwindigkeits- und hochpräzisen A/D-Wandler sicherzustellen. Für die Leistung ist es notwendig, sicherzustellen, dass die Abtastungs- und Kodierungsuhr einen geeigneten Arbeitszyklus und einen kleinen Jitter aufweist. Daher ist es sehr notwendig, Forschung über den Takttakt-Stabilisierungskreislauf durchzuführen.

Da die Takttakttakttaktstabilisierungsschaltung die Kerneinheit von Hochgeschwindigkeits-hochpräzisen A/D-Wandlern ist und es fast keine Produkte mit separaten Takttakttakttakttaktstabilisierungsschaltungen gibt, wird sie nur in Hochgeschwindigkeits-hochpräzisen A/D-Wandlern gemeldet. Im Vergleich zu den Produkten anderer Unternehmen können die Produkte von ADI die Probenahmeleistung hauptsächlich aufgrund der Verbesserung des DCS-Schaltkreises (Duty Cycle Stabilisator) verbessern. Die DCS-Schaltung ist für die Verringerung des Jitters des Taktsignals verantwortlich, und die Abtastzeit hängt von der Uhr ab. Signale, die bisherigen DCS-Schaltungen verschiedener Unternehmen können den Jitter nur auf ca. 0,25ps steuern, während die neuen Hochleistungsprodukte AD9446 und LTC2208 den Jitter auf ca. 50fs reduzieren können. Im Allgemeinen kann die Verringerung des Jitters den SNR verbessern, wodurch die effektive Auflösung erhöht wird. ENOB: effektive Anzahl von Bits) und kann eine Abtastrate von mehr als 100Msps erreichen, während eine 16-Bit-Quantisierungszahl erreicht wird. Wird die Abtastrate erhöht, ohne den Jitter zu steuern, wird der ENOB reduziert und die gewünschte Auflösung kann nicht erreicht werden. Es ist unmöglich, die Anzahl der Quantisierungsbits zu erhöhen. Mit der Entwicklung von Hochleistungs-A/D-Wandlern können sich DCS-Schaltungen in Richtung höherer Geschwindigkeit, weniger Jitter und Stabilität entwickeln. Tabelle 1 listet die Taktleistung in ausländischen A/D Wandlern auf. Die wichtigsten technischen und Parameterindikatoren der stabilen Schaltung.

Tatsächlich war AD's 60fs Jitter bisher der kleinste. Nun wird der Blendenjitter im Allgemeinen bei etwa 1 ps kontrolliert, und Jitter höher als diese Zahl oder sogar zehn ps ist eigentlich von geringer Bedeutung.

Realisierungsmethode der PCB Proofing Taktstabilisierungsschaltung

Aus der aktuellen Forschungssituation im In- und Ausland ist der Taktkreis, der zur Stabilisierung des Hochgeschwindigkeits-ADC verwendet wird, hauptsächlich eine phasenverriegelte Schleife (Phase-locked Loop, PLL). Das phasenverriegelte System ist im Wesentlichen ein geschlossenes Phasensteuerungssystem. Einfach ausgedrückt ist es eine Schaltung, die das Ausgangssignal mit dem Eingangssignal in Bezug auf Frequenz und Phase synchronisieren kann, das heißt, nachdem das System in den gesperrten Zustand (oder synchronisierten Zustand) eintritt. Die Phasendifferenz zwischen dem Ausgangssignal des Oszillators und dem Eingangssignal ist null oder bleibt konstant. Da die phasenverriegelte Schleife viele ausgezeichnete Eigenschaften hat, kann sie in der Erzeugung und Verteilung von Hochleistungsprozessor-Takten, in der Systemfrequenzsynthese und -umwandlung und in der automatischen Frequenzabstimmung, in der Bitsynchronisationsextraktion in der digitalen Kommunikation, in der Phasensperre, in der Phasensperre Frequenzmultiplikation und in der Frequenzteilung usw. weit verbreitet sein.

Dieser Artikel schlägt ein Delay-Locked Loop DLL (Delay-Locked Loop DLL) Design vor. Tatsächlich verwendet die PLL hauptsächlich den Phasendetektor und Filter, um das Feedback-Taktsignal und das Eingangstaktsignal zu überwachen und dann die erzeugte Spannungsdifferenz zu verwenden Steuern Sie den spannungsgesteuerten Oszillator, um ein Signal zu erzeugen, das der Eingangsuhr ähnlich ist, und schließlich erreichen Sie den Zweck der Frequenzverriegelung. Die Funktion der DLL besteht darin, einen Verzögerungsimpuls zwischen der Eingangsuhr und der Rückkopplungsuhr einzufügen, bis die steigenden Kanten der beiden Uhren ausgerichtet sind, und wenn die Synchronisation erreicht wird, wenn die Eingangstaktimpulskante und die Rückkopplungsimpulskante ausgerichtet sind, kann die On-Chip-Verzögerungsphasensperrte Schleife DLL alle gesperrt werden. Nachdem die Uhr gesperrt ist, wird die Schaltung nicht mehr eingestellt und es gibt keinen Unterschied zwischen den beiden Uhren. Auf diese Weise verwendet die phasenverriegelte On-Chip-Verzögerungsschleife die DLL-Ausgangsuhr, um die durch das Taktverteilungsnetzwerk verursachte Zeitverzögerung zu kompensieren und dadurch die Taktquelle und -last effektiv zu verbessern. Zeitverzögerung dazwischen. Zunächst einmal ist die Delay-Linie weniger vom Rauschen betroffen als der Oszillator. Dies liegt daran, dass der beschädigte Nullkreuzpunkt in der Wellenform am Ende der Verzögerungsleitung verschwindet und in der Oszillatorschaltung umkreist und somit mehr erzeugt. Zweitens wird die Verzögerungszeit innerhalb der Steuerspannungsänderung in der DLL schnell geändert, das heißt, die Übertragungsfunktion ist einfach gleich dem Gain KBCDL des VCDL. Kurz gesagt, der Oszillator, der in der PLL verwendet wird, hat Instabilität und Phasenversatz Akkumulation, wenn die Kompensationsuhr separat Zeitverzögerung im Netzwerk verursacht, neigt es dazu, die Leistung der PLL zu verringern. Daher sind die Stabilität und stabile Geschwindigkeit der DLL besser als die PLL.

â‡Das Gesamtschaltungsstrukturdesign der PCB-Proofing

Die Gesamtstruktur der Takttakttaktstabilisierungsschaltung wird in der gestrichelten Box in Abbildung 1 dargestellt. Sie besteht aus einem Eingangspufferverstärker A, Schaltern K1, K2 und einer Delay-Locked Loop (DLL).

Wenn die Abtasttaktfrequenz niedriger als die untere Grenze der Arbeitsgrenze der DLL ist, werden die Schalter K1 und K2 nach oben geschlossen und die DLL wird umgangen; Wenn die Schalter K1 und K2 nach unten geschlossen sind, beginnt die DLL zu funktionieren und passt die Phase des Eingangstaktsignals an, um den Eingangstakt zu machen. Der Betriebszyklus ist nahe 50%, und der Jitter ist weniger als 0,5ps.

"PCB Proofing Delay Phase-Locked Loop (DLL)

Die Struktur der Delay-Locked Loop (DLL) ähnelt der gewöhnlichen Phase-Locked Loop (PLL), mit der Ausnahme, dass sie anstelle des spannungsgesteuerten Oszillators eine spannungsgesteuerte Delay Line (VCDL, Voltage Control Delay Line) verwendet. Die spannungsgesteuerte Verzögerungsleitung ist eine offene Schaltkette, die durch eine Reihe von spannungsgesteuerten Verzögerungs-variablen Netzteilen in Reihe gebildet wird, und ihr Ausgangssignal ist die Verzögerung ntd des Eingangssignals. Der Eingang und Ausgang der spannungsgesteuerten Verzögerungsleitung werden zum Vergleich an den Phasendetektor gesendet, und die Phasendifferenz zwischen den beiden wird in einem Zyklus (In-Phase-Vergleich) oder Halbzyklus (invertierter Vergleich) durch die phasenverriegelte Schleife gesperrt, dann jede Verzögerung Die Verzögerungszeit der Einheit ist T/n oder T/2n, wobei n die Anzahl der Verzögerungsstufen ist.

Die Funktion des Phasendetektors in DLL besteht darin, den Phasenfehler zu identifizieren und den Fehler der Ladepumpe anzupassen, um die Ausgangsfrequenz des Spannungsoszillators zu steuern. Die üblichen Phasendetektoreigenschaften sind Kosinus, Sägezahn und Dreieck. Es gibt zwei Arten von analogen Phasendetektoren und digitalen Phasendetektoren. Die wichtigsten Indikatoren sind:

(1) Phasendetektionskennlinie. Das heißt, die Ausgangsspannung des Phasendetektors variiert mit der Phasendifferenz des Eingangssignals. Diese Eigenschaft erfordert, dass es linear ist und einen großen linearen Bereich hat.

(2) Empfindlichkeit der Phasendetektion. Das heißt, die Ausgangsspannung, die durch die Einheitsphasendifferenz erzeugt wird, ist die Einheit v/raJ. Die Phasendiskriminierungsempfindlichkeit eines idealen Phasendetektors sollte nichts mit der Amplitude des Eingangssignals zu tun haben. Wenn das Phasendifferenzierungsmerkmal nichtlinear ist, wird es allgemein als die Empfindlichkeit am Punkt Pt=0 definiert.

(3) Phasendifferenzbereich, das heißt der Phasenbereich, in dem sich die Ausgangsspannung monoton mit der Phasendifferenz ändert.

(4) Die Betriebsfrequenz des Phasendetektors.

Die Ladungspumpe in DLL ist eigentlich ein Ladungsschalter, der die Phasendifferenz und die Bleiverzögerung in Strom umwandeln kann und sie dann durch die integrierte Aktion des Kondensators erster Ordnung in eine Steuerspannung umwandeln kann, und dann diese Rückkopplungssteuerspannung verwenden, um die Verzögerungszeit zu steuern. Um die erforderliche Phasenverzögerung zu erreichen.

Die DLL hat zwei Funktionen: eine ist die Erkennung des Arbeitszyklus; Das andere ist, den Taktjitter zu erkennen. Da die Verzögerungssperre 50% des Taktzyklus beträgt, wenn der Phasendetektor (PDF) erkennt, dass der Betriebszyklus größer als 50%, die Ladung ist Die Pumpe (CP) geht nach oben, um den Betriebszyklus zu verringern, und umgekehrt, geht nach unten, um den Betriebszyklus zu erhöhen.

Das obige ist eine Einführung in das Design von Hochpräzisions- und Hochgeschwindigkeits-A/D Konverter Taktstabilisierungsschaltung für PCB Proofing. Ipcb wird auch für Leiterplattenhersteller and Leiterplattenherstellung Technologie