Elektronisches Design - QFN Pad Design Guide für PCB Board Design

1. Grundlegende Einführung in das QFN-Paket PCB-Design

QFN (Quad Flat No Lead) ist eine relativ neue Form der IC-Verpackung, aber aufgrund seiner einzigartigen Vorteile sind seine Anwendungen schnell gewachsen. QFN ist ein bleifreies Paket, das hilft, die Selbstinduktivität zwischen den Stiften zu reduzieren, und hat offensichtliche Vorteile in Hochfrequenzanwendungen. Das Aussehen von QFN ist quadratisch oder rechteckig, und die Größe ist nah an CSP, also ist es sehr dünn und leicht. Die Unterseite des Bauteils hat ein Schweißende, das mit der Unterseite gleich ist. Es gibt ein großes freiliegendes Schweißende in der Mitte für Wärmeleitung. Es gibt I/O-Schweißenden für den elektrischen Anschluss um die Peripherie des großen Schweißenden. Es gibt zwei Arten von I/O-Schweißenden: Eine Art legt nur eine Seite der Unterseite der Komponente frei, und andere Teile sind in der Komponente gekapselt; Der andere Typ hat ein Teil an der Seite des Bauteils am Lötende freigelegt.

QFN verwendet periphere Pins, um Leiterplattenverdrahtung flexibler, und das freiliegende Kupferlötende in der Mitte bietet gute Wärmeleitfähigkeit und elektrische Leistung. Diese Eigenschaften ermöglichen die Wiederverwendung von QFN in einigen elektronischen Produkten, die ein hohes Volumen erfordern, Gewicht, thermische Leistung, und elektrische Leistung.

Da QFN eine relativ neue Form der IC-Verpackung ist, sind in PCB-Design-Richtlinien wie IPC-SM-782 keine relevanten Inhalte enthalten. Es ist jedoch zu beachten, dass dieser Artikel nur einige Grundkenntnisse als Referenz liefert. Benutzer müssen kontinuierlich Erfahrung in der tatsächlichen Produktion sammeln und das Pad-Design und das Produktionsprozess-Design optimieren, um zufriedenstellende Schweißergebnisse zu erzielen.

2. Beschreibung des QFN-Pakets

Die Abmessungen von QFN können auf das Produkthandbuch verweisen, das den allgemeinen Industriestandards entspricht. QFN nimmt normalerweise Standardkontur der JEDEC MO-220-Serie an, Sie können sich auf diese Umrissmaße beziehen, wenn Sie das Pad entwerfen

Drei, QFN allgemeine PCB Design Guide

Das zentrale blanke Lötende und die peripheren I/O Lötenden des QFN bilden einen flachen Kupferbleistrukturrahmen, der dann in Harz gegossen wird, um ihn mit einem Formharz zu fixieren. Das freiliegende zentrale blanke Lötende und periphere I/O-Lötende auf der unteren Oberfläche, alle müssen mit der Leiterplatte gelötet werden.

Das PCB-Pad-Design sollte an die tatsächliche Prozessfähigkeit der Fabrik angepasst werden, um das größte Prozessfenster und gute hochzuverlässige Lötstellen zu erhalten. Es sollte beachtet werden, dass für das Schweißen des zentralen blanken Schweißenden durch den "Anker" der Komponente nicht nur ein guter Wärmeableitungseffekt erzielt werden kann, sondern auch die mechanische Festigkeit der Komponente verbessert werden kann, was vorteilhaft ist, die Lötstellenzuverlässigkeit des peripheren I/O-Schweißenden zu verbessern. Das PCB-Wärmeableitungspad, das für das zentrale blanke Lötende des QFN entworfen wurde, sollte mit einem thermisch leitfähigen Durchgang ausgelegt sein, um mit der versteckten Metallschicht der PCB-Innenschicht verbunden zu werden. Diese Art der vertikalen Wärmeableitung Design durch das Durchgangsloch kann den QFN einen perfekten Wärmeableitungseffekt erzielen lassen.

Vier, QFN Pad Design Guide

1. Periphere I/O-Pads

Das Design des PCB-I/O-Pads sollte etwas größer als das I/O-Lötende des QFN sein, und die Innenseite des Pads sollte rund sein, um der Form des Lötendes zu entsprechen

Wenn die Leiterplatte Designraum hat, ist die äußere Verlängerung (Tout) des I/O-Pads größer als 0.15mm, was die Bildung der äußeren Lötstellen erheblich verbessern kann. Wenn die innere Verlängerung (Zinn) größer als 0.05mm ist, muss sie zwischen dem zentralen Wärmeableitungspad berücksichtigt werden Lassen Sie genügend Freiraum, um Brückenbildung zu vermeiden.

2. Zentrale Wärmeableitung Pad

Das zentrale wärmeableitende Pad sollte so ausgelegt sein, dass es 0-0.15mm größer ist als jede Seite des zentralen blanken Lötendes QFN, das heißt, die Gesamtseitenlänge ist 0-0.3mm größer, aber das zentrale wärmeableitende Pad sollte nicht zu groß sein, andernfalls beeinflusst es die I/O Ein angemessener Abstand zwischen den Pads erhöht die Wahrscheinlichkeit der Überbrückung. Der Mindestspalt ist 0.15mm, wenn möglich, ist es am besten, 0.25mm oder mehr zu sein.

3. Durchgänge zur Wärmeableitung

Die Wärmeableitungsdurchgänge sollten gleichmäßig auf dem zentralen Wärmeableitungspad mit einem Spalt von 1.0mm-1.2mm verteilt werden. Die Durchkontaktierungen sollten mit der Metallgrundschicht der inneren Schicht der Leiterplatte verbunden werden. Der Durchmesser der Vias wird empfohlen, 0.3mm-0.33mm zu sein.

Obwohl die Durchkontaktierungen erhöht werden (Verringerung des Durchgangsspalts), scheint es, dass die thermische Leistung auf der Oberfläche verbessert werden kann, aber weil die Erhöhung der Durchkontaktierungen auch den Wärmerückkanal erhöht, ist der tatsächliche Effekt unsicher, und er muss entsprechend der tatsächlichen PCB-Situation bestimmt werden (wie PCB-thermische Pad-Größe, Masseebene).

4. Lötmaske Design

Derzeit gibt es zwei Arten von Lötmaskendesign: SMD (Solder Mask Defined) und NSMD (Non-Solder Mask Defined). SMD: Die Lötmaskenöffnung ist kleiner als das Metallpad; NSMD: Die Lötmaskenöffnung ist größer als das Metallpad.

Da es im Kupferkorrosionsprozess einfacher zu steuern ist, wird das NSMD-Verfahren bevorzugt. Darüber hinaus konzentriert das SMD-Verfahren den Druck im Überlappungsbereich der Lötmaske und der Metallschicht des Pads, wodurch die Lötstellen unter extremen Ermüdungsbedingungen leicht reißen. Das NSMD-Verfahren macht das Lot um die Kante des Metallpads, was die Zuverlässigkeit der Lötstelle erheblich verbessern kann.

Aus den oben genannten Gründen wird das NSMD-Verfahren im Allgemeinen im Lötmaskendesign des zentralen Wärmeableitungspads und der peripheren I/O-Pads empfohlen. Allerdings sollte das SMD-Verfahren bei der Auslegung der Lötmaske für das zentrale Thermopad mit einer relativ großen Größe verwendet werden.

Bei Verwendung des NSMD-Prozesses sollte die Öffnung der Lötmaske 120um-150um größer als das Pad sein, das heißt, es sollte einen Spalt von 60um-75um zwischen der Lötmaske und dem Metallpad geben, und das bogenförmige Pad sollte mit einer entsprechenden bogenförmigen Lötmaske entworfen werden. Die Schichtöffnung ist abgestimmt, besonders an den Ecken sollte genügend Lötmaske vorhanden sein, um Brückenbildung zu verhindern.

Jedes I/O Pad sollte individuell mit einer Lötmaskenöffnung gestaltet werden, damit die angrenzenden I/O Pads mit einer Lötmaske abgedeckt werden können und die Bildung von Brücken zwischen benachbarten Pads verhindert wird. Bei der I/O Pad Breite von 0,25mm und dem Fine Pitch QFN mit einer Pitch von nur 0,4mm können jedoch alle I/O Pads auf einer Seite nur mit einer großen Öffnung einheitlich gestaltet werden, so dass die angrenzenden I/O Pads keine Lötmaske dazwischen liegen.

Das zentrale blanke Lötende einiger QFN ist so ausgelegt, dass es zu groß ist, so dass die Lücke mit dem peripheren I/O Lötende ist sehr klein, die leicht zu Überbrückungen führen kann. In diesem Fall, das Lötmaskendesign der Thermopad für Leiterplatten sollte das SMD-Verfahren übernehmen, das ist, Die Lötmaskenöffnung sollte auf jeder Seite um 100um reduziert werden, um den Lötmaskenbereich zwischen dem zentralen Thermopad und dem I zu vergrößern/O Pad .

Die Lötmaskenschicht sollte die Durchkontaktierungen auf dem Thermopad abdecken, um zu verhindern, dass das Lot von den Thermodurchkontaktierungen verloren geht, so dass zwischen dem zentralen blanken Lötende des QFN und dem zentralen Thermopad der Leiterplatte ein leeres Lot gebildet werden kann. Der Durchmesser der Durchgangslötmaske sollte 100um größer als der Durchmesser des Durchgangs sein. Es wird empfohlen, Lotmaskenöl auf der Rückseite der Leiterplatte aufzutragen, um den Durchgang zu blockieren, so dass viele Hohlräume auf dem vorderen Wärmeableitungspad gebildet werden. Diese Hohlräume sind förderlich für den Reflow-Lötprozess. Das Gas wird freigesetzt und um die Vias herum bilden sich größere Blasen. Es ist zu beachten, dass das Vorhandensein dieser Blasen die thermische Leistung, die elektrische Leistung und die Zuverlässigkeit der Lötstelle nicht beeinflusst, was akzeptabel ist.