PCB科技 - 單端PCB板默認為50歐姆進行控制

許多剛接觸阻抗的人都會有這個問題. 為什麼常見的單端記錄道 PCB板 由50歐姆控制，而不是默認的40歐姆或60歐姆? 這是一個看似簡單卻不容易回答的問題. 在寫這篇文章之前, 我們還查閱了很多資訊, 其中最著名的是霍華德·約翰遜, 博士對這個問題的回答,

為什麼很難回答？ 信號完整性問題本身就是一個權衡問題，囙此業內最著名的一句話是：“這取決於……” 這是一個沒有標準答案的問題。 今天，快速路先生將結合各種答案簡要總結這個問題，這裡也是一個引言。 我希望更多的人能够從自己的角度總結出更多的相關因素。

首先，50歐姆有一定的歷史淵源，必須從標準電纜開始。 我們都知道，現代電子技術很大一部分來源於軍事，並逐漸從軍事用途轉變為民用。 在微波應用的早期，即第二次世界大戰期間，阻抗的選擇完全取決於使用需求。 隨著科技的進步，需要製定阻抗標準，以便在經濟性和方便性之間取得平衡。 在美國，最常用的導管由現有的杆和水管連接。 51.5歐姆是很常見的，但看到和使用的轉接器/轉換器為50歐姆到51.5歐姆； 這是聯合陸軍和海軍的解決方案。 針對這些問題，成立了一個名為JAN的組織，該組織後來被稱為DESC，由MIL專業開發。 經過綜合考慮，最終選擇50歐姆，製造專用導管並轉化為各種電纜。 標準 當時，歐洲標準為60歐姆。 不久之後，在惠普（Hewlett-Packard）等主導該行業的公司的影響下，歐洲人也被迫改變，囙此50歐姆最終成為該行業的標準。

它已成為一種慣例, 連接到各種電纜的印刷電路板最終需要符合阻抗匹配的50歐姆阻抗標準.

其次，從可實現PCB電路板生產的角度來看，50歐姆更便於實現。 從前面的阻抗計算公式可以看出，太低的阻抗需要更寬的線寬和更薄的介質（或更大的介電常數），這對於當前的高密度板在空間上更難滿足； 過高的阻抗要求較高的細線寬度和較厚的電介質（或較小的介電常數）不利於抑制電磁干擾和串擾。 同時，從批量生產的角度來看，多層板加工的可靠性將相對較差； 而50歐姆的普通線寬和電介質厚度（4～6mil）在常用資料的環境中滿足設計要求（阻抗計算如下圖所示），且易於處理，囙此慢慢成為默認選擇也就不足為奇了。

第3，從損耗的角度，基於基本物理，可以證明50歐姆阻抗集膚效應損耗最小（摘自Howard Johnson博士的回復）。 通常，電纜L的集膚效應損耗（分貝）與總集膚效應電阻R（組織長度）除以特性阻抗Z0成正比。 總集膚效應電阻R是遮罩層和中間導體的電阻之和。 在高頻下，遮罩層的集膚效應電阻與其直徑d2成反比。 同軸電纜內導體的集膚效應電阻在高頻下與其直徑d1成反比。 囙此，總串聯電阻R與（1/d2+1/d1）成正比。 結合這些因素，給定d2和隔離資料的相應介電常數Er，可以使用以下公式來最小化集膚效應損耗。

在任何關於電磁場和微波的基礎書籍中，你都可以發現Z0是d2、d1和Er的函數。

將公式2代入公式1，分子和分母同時乘以d2，得到

從公式3中分離常數項（/60）*（1/d2）和有效項（（1+d2/d1）/ln（d2/d1））以確定最小點。 仔細觀察僅由d2/d1控制的公式3的最小點，它與Er和固定值d2無關。 以d2/d1為參數，繪製L的圖。當d2/d1=3.5911時，獲得最小值。 假設固體聚乙烯的介電常數為2.25，d2/d1=3.5911，特性阻抗為51.1歐姆。 很久以前，無線電工程師為了方便起見，將該值近似為50歐姆，作為同軸電纜的最佳值。 這證明了在50歐姆左右，L是最小的。

最後, 從電力效能的角度來看, 綜合考慮後，50歐姆的優勢也是一種折衷. 純粹是因為 PCB軌跡, 低阻抗更好. 對於具有給定線寬的傳輸線, 離飛機的距離越近, 相應的電磁干擾將减少, 串擾也將减少, 並且不容易受到電容性負載的影響. 影響. 但是從完整路徑的角度來看, 需要考慮最關鍵的因素, 這就是晶片的驅動能力. 早期, 大多數晶片無法驅動阻抗低於50歐姆的傳輸線, 阻抗較高的輸電線路不便於實施. 50歐姆阻抗用於.

總而言之：50歐姆作為 PCB行業 有其固有的優勢, 這也是經過綜合考慮後的折衷方案, 但這並不意味著必須使用50歐姆. 在許多情况下, 這取決於與之匹配. 例如, 75歐姆仍然是遠端通訊的標準. 一些電纜和天線使用75歐姆. 此時, 需要匹配的PCB線路阻抗. 此外, 有一些特殊的晶片可以通過提高晶片的驅動能力來降低傳輸線的阻抗，從而更好地抑制電磁干擾和串擾. 例如, 大多數Intel晶片需要37歐姆的阻抗控制, 42歐姆或更低. 我不會在這裡重複.