PCB科技 - PCB線上維護步驟和測試結果處理

主要限制因素 P斷路器線上功能測試 系統是指倒車檔駕駛員具有較强的吸收能力/放電電流, 這涵蓋了被測晶片輸入引脚的故障現象. 例如, the input pin impedance of most 炸薯條s is very high (greater than 1. megaohm). 如果輸入引脚的內部功能損壞, 引脚阻抗可降低至約2.0歐姆, 這將導致驅動輸入引脚的晶片出現扇出問題, 電路故障是因為大多數晶片只能驅動約10 mA的輸出電流. 然而, 通用反向驅動測試儀器可以驅動阻抗為20歐姆的輸入引脚, 這使得具有故障輸入引脚的晶片能够通過功能測試. QT200 can drive nodes above 8 ohms (less than 8 ohms are regarded as short circuits), 這是Qtech系列維修設備系統的主要問題.

首先，PCB線上維護的步驟

PCB組件的常見類型：

1、門電路/組合邏輯器件

例如：74.00、7408等。

可以使用ICFT、QSM/VI進行測試

2、時序器件/觸發器、計數器

例如：7474、7492等。

可以使用ICFT、QSM/VI進行測試

3、匯流排裝置（3態輸出）

如：74245、74244、74374等。

可以使用ICFT、QSM/VI進行測試

4.P鋁、只讀存儲器、記憶體

例如：2764、14464

可以使用ICFT進行測試

5、LSI器件

如：8255、8088、Z80等。

可以使用ICFT、QSM/VI進行測試

6、用戶專用晶片

使用QSM/VI進行測試

原因 PCB測試 failure:

1、晶片功能損壞

2.速度/時間問題

3、晶片引脚狀態（浮動、高阻抗、時鐘、非法連接）

4.OC門線路或狀態

5、扇出問題

ICFT試驗結果分類：

1、通過測試

2、測試失敗

3、設備未經全面測試

4、設備相同

5、設備不同

2.PCB線上功能測試中如何處理不同的測試結果

1、“測試失敗”結果出現時

1）檢查測試夾具是否連接到錯誤的晶片，以及是否與測試晶片連接良好。 檢查引脚狀態視窗中是否有打開的引脚（顯示HIZ），以及是否檢測到電源引脚。 糾正這些問題後重新測試。

2）如果結果仍然是“測試失敗”，請將滑鼠移動到引脚狀態視窗，然後按一下左鍵以顯示引脚阻抗。 將具有誤差的管脚阻抗與具有相同功能的另一管脚阻抗進行比較。 如果晶片的某個輸出引脚出現測試錯誤，請檢查該引脚的阻抗是否與其他輸出引脚一致（注意，此時的阻抗是晶片通電時量測的接地阻抗）。

3）如果比較的阻抗大致相等，則降低測試時基或閾值，然後再次測試。 如果這次測試通過，則意味著晶片的測試錯誤是一個計時問題。 這可能是輸出引脚連接到電容設備。 由於電容器的放電過程，輸出引脚的狀態變慢。 如果調整時基或閾值後的測試可以通過，您可以90%確定設備沒有損壞，此時您可以去測試下一個晶片。

如果在調整時基或閾值後測試仍然失敗，請檢查是否需要隔離。 如果不需要隔離，請直接轉至步驟5。

4）如果從夾具狀態可以看出測試失敗的原因是輸出引脚無法達到正常邏輯電平，則降低測試閾值並再次測試。 如果此時閾值鬆動的測試能够通過，則意味著連接到晶片的負載太重，或者晶片本身的輸出驅動能力已經惡化，並且無法吸收或釋放正常負載所需的電流。 發生這種情況時，用戶必須特別注意。 解決方案是在測試板通電或未通電時重新測試輸出引脚對地的阻抗。 您也可以在測試板上使用QSM/VI方法。 測試晶片每個輸出引脚在通電和斷電兩種狀態下的VI曲線。

5）比較每個輸出引脚對地的量測阻抗。 如果在沒有電源的情况下測得的阻抗大致相同，並且在通電時，具有測試誤差的輸出引脚的阻抗高於其他輸出引脚的阻抗，則表示晶片功能受損（高阻抗狀態無法吸收或放電所需電流），應更換晶片。

6）比較每個輸出引脚的VI曲線。 如果一個輸出引脚的阻抗明顯低於其他輸出引脚的阻抗，則意味著問題在於連接到該引脚的扇出負載。 檢測連接到此引脚的所有晶片輸入引脚的阻抗，並找出真正的短路點。

為了進一步找出問題的根本原因，可以使用扁嘴鉗夾住有測試錯誤的測試晶片上的輸出引脚，然後重新測試。 如果此時測試通過，則表明連接到晶片的負載確實存在問題。

2、“裝置未完全測試”結果出現時

1）當被測晶片的輸出引脚在測試過程中沒有翻轉（即在測試視窗中保持固定的高電位或低電位）時，系統將提示“設備未完全測試”（提示出現時荧幕上的波形視窗）不標記任何測試錯誤。 例如，7400反及閘的輸入引脚對地短路，相應的輸出引脚始終為高電平，測試晶片時會出現上述提示。

2）如果用戶有被測板的電路原理圖，他可以輕鬆確定晶片的引脚連接狀態是否正常。

3) If the user has learned a good board, 還將記錄讀入晶片的正常連接狀態. 測試壞板時, 系統自動將學習結果與良好的電路板進行比較. 如果比較結果不同, 這意味著壞板有非法連接； 如果比較結果相同, 您可以忽略提示“PCB設備 is not fully tested" and go to the next test. chip.

4）如果被測晶片是OC設備，並且在電路上設計為“導線或”狀態，則晶片的輸出可能會受到線上或與PCB相關的其他晶片的影響。 例如，如果某個晶片的輸入邏輯使其輸出固定在低電平，則被測晶片的輸出也將固定在低電平。 此時，測試晶片系統也會提示“設備未完全測試”。 這類設備的用戶應特別注意。 建議使用QSM/VI方法，通過比較測試晶片上所有相同功能引脚的VI曲線來判斷故障點。