PCB科技 - PCB電路板過孔對訊號傳輸的影響有以下三點

Via是 多層PCB電路板, 鑽孔成本通常占PCB製造成本的3.0%-4.0%. 簡單地說, PCB上的每個孔都可以稱為通孔.

1. 過孔寄生電容

   
   

通孔本身對地具有寄生電容. 如果已知通孔接地層上隔離孔的直徑為D2, 通孔墊的直徑為D1, 厚度 PCB板 是T, 板基板的介電常數為µ, 通孔寄生電容的大小約為：C=1.41µTD1/(D2-D1) The parasitic capacitance of the via will cause the circuit to prolong the rise time of the signal and reduce the speed of the circuit. 例如, 對於厚度為5.0Mil的PCB, 如果使用內徑為10Mil、焊盤直徑為20Mil的過孔, 焊盤與接地銅面積的距離為32Mil, 然後，我們可以使用上述公式近似過孔寄生電容大致為：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, 這部分電容引起的上升時間變化為：T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28便士. 從這些值可以看出，雖然單個通孔寄生電容引起的上升延遲的影響不明顯, 如果在跟踪中多次使用過孔以在層之間切換, 設計師仍應仔細考慮.

2、過孔寄生電感

類似地，存在寄生電感以及通孔的寄生電容。 在高速數位電路設計中，過孔寄生電感造成的危害往往大於寄生電容的影響。 其寄生串聯電感會削弱旁路電容的貢獻，削弱整個電力系統的濾波效果。 我們可以簡單地用以下公式計算過孔的近似寄生電感：L=5.08h[ln（4h/d）+1]，其中L是過孔的電感，h是過孔的長度，d是孔的中心直徑。 從公式中可以看出，通孔直徑對電感的影響較小，通孔長度對電感的影響最大。 仍然使用上述示例，過孔的電感可計算為：L=5.08x0.050[ln（4x0.050/0.010）+1]=1.015nH。 如果訊號的上升時間為1ns，則其等效阻抗為：XL=L/T10-90=3.19©。 當高頻電流通過時，這種阻抗不再可以忽略。 需要特別注意的是，在連接電源層和接地層時，旁路電容器需要穿過兩個過孔，以便過孔的寄生電感將成倍新增。

3. 中的Via設計 高速PCB

通過以上對過孔寄生特性的分析，我們可以看到，在高速PCB設計中，看似簡單的過孔往往會給電路設計帶來很大的負面影響。 為了减少過孔寄生效應造成的不利影響，可在設計中執行以下操作：

1. 考慮到成本和訊號質量，請選擇合理的通孔尺寸。 例如，對於6-10層記憶體模組PCB設計，最好使用10/20Mil（鑽孔/焊盤）過孔。 對於一些高密度小型電路板，也可以嘗試使用8/18密耳。 洞 在當前技術條件下，很難使用較小的過孔。 對於電源或接地過孔，可以考慮使用更大的尺寸來降低阻抗。

   
   

2、以上討論的兩個公式可以得出結論，使用更薄的PCB有助於减少過孔的兩個寄生參數。

電源和接地引脚應在附近鑽孔，通孔和引脚之間的引線應盡可能短，因為它們會新增電感。 同時，電源和接地線應盡可能厚，以减少阻抗。

4. 儘量不要更改 PCB板, 那就是, 儘量不要使用不必要的過孔.

5、在訊號層過孔附近放置一些接地過孔，為訊號提供最近的回路。 甚至可以在PCB板上放置大量冗餘接地過孔。 當然，設計需要靈活。 前面討論的過孔模型是每層上都有焊盤的情况。 有時，我們可以减少甚至移除某些層的焊盤。 特別是當通孔密度很高時，可能會導致在銅層中形成一個斷槽以隔離回路。 為了解决這個問題，除了移動過孔的位置，我們還可以考慮將過孔放置在銅層上。 焊盤尺寸减小。