PCBA科技 - PCB設計中的八個錯誤

誤解1：該板的PCB設計要求不高, 所以使用更細的金屬絲和自動布. 評論：自動佈線必須佔用更大的PCB面積, 同時, 比手動接線孔多倍, 大批量產品, PCB製造商 除商業因素外，考慮因素的價格, 是線寬和孔數, 影響PCB成品率和比特號消耗, 節省供應商成本, 同時給出價格，找出原因.

誤解2：這些匯流排訊號是由電阻器拉動的，以確保安全。 評論：訊號需要上下浮動有很多原因，但不是所有原因。 拉電阻上下拉單個輸入信號，電流低於幾微安，但一個驅動訊號，電流就會達到毫安培，現在系統通常是32比特地址數據，可能有244/245匯流排和其他訊號隔離後，被拉，幾瓦的功率消耗在電阻上。

誤解3：如何處理CPU和FPGA的這些未使用的輸入/輸出埠？ 讓我們把它留著，待會兒再談。 備註：如果暫停未使用的輸入/輸出埠，來自外部的少量干擾可能會成為重複振盪的輸入信號，MOS器件的功耗基本上取決於柵極翻轉的數量。 如果你把它拉上來，每個引脚也會有微安的電流，所以最好的方法是將其設定為輸出（當然，外面沒有其他驅動訊號）。

誤解4:FGPA的功耗與使用的觸發器數量和觸發器數量成正比，囙此同一FPGA模型的功耗在不同電路中的不同時間可能會相差100倍。 最大限度地减少高速觸發器的數量是降低FPGA功耗的基本方法。

誤解5：這些小晶片的功耗很低。 ABT16244在沒有負載的情况下消耗不到1 ma，但其名額是每個引脚可以驅動60mA的負載（例如匹配幾十歐姆的電阻），即在滿載時60*16=960mA的最大功耗。 當然，這只是因為電流很强，熱量會落到負載上。

誤解6：記憶體中有這麼多控制訊號，我只需要在這塊板上使用OE和WE訊號，這樣在讀取時數據會更快地出來。 備註：當晶片選擇有效時（無論OE和WE），大多數記憶體的功耗將比晶片選擇無效時高100倍以上，囙此應盡可能使用CS控制晶片，如果滿足其他要求，則應盡可能减小晶片選擇脈衝的寬度。

誤解7：這些訊號是如何被催促的？ 只要匹配良好，注釋就可以消除：除了少數特定訊號（如100Base-T、CML）外，存在過沖。 只要訊號不是很大，就不一定需要匹配，即使匹配不是最佳匹配。 由於TTL的輸出阻抗小於50歐姆，甚至20歐姆，如果在這樣大的電阻匹配下，電流非常大，功耗是不可接受的，並且訊號幅值會太小而無法使用，說平均輸出信號在輸出高電平和低輸出阻抗的電平時不一樣，也不完全匹配。 囙此，只要實現過沖，就可以接受TTL、LVDS、422和其他訊號的匹配。

誤解8：降低功耗是硬體人員的問題，而軟件與此無關。 點評：硬體只是一個舞臺，但展示的是軟件，幾乎匯流排上的每一個晶片接入，每一個訊號翻轉幾乎都是由軟件控制的。 如果軟件可以减少外部記憶體的訪問時間（更多地使用寄存器變數，更多地使用內部緩存等），及時響應中斷（中斷通常是低電平有效的，具有上拉電阻）和針對特定板的其他特定措施，將對降低功耗做出巨大貢獻。