精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
進行時 PCB電路板 裝電線, 當痕迹穿過某個區域時，經常會發生這種情況, 由於該區域佈線空間有限, 必須使用較細的管線. 經過該區域後, 線條恢復到其原始寬度. 軌跡寬度的變化會引起阻抗變化，從而引起反射, 影響訊號. 那麼在什麼情况下可以忽略這種影響呢, 在什麼情况下我們必須考慮它的影響? 這種影響涉及3個因素：阻抗變化的幅度, 訊號的上升時間, 訊號在窄線上的延遲.
首先討論了阻抗變化的幅度. The design of many circuits requires that the reflected noise is less than 5% of the voltage swing (this is related to the noise budget on the signal). 阻抗的近似變化率可以計算為：Ω³Z/Z1–10%. 你可能知道, 電路板上阻抗的典型規格為++/-10%, 這就是根本原因.
如果阻抗僅發生變化, 例如, 線寬從8密耳更改為6密耳後, 寬度保持在6密耳, 為了達到雜訊預算要求，突然變化時的訊號反射雜訊不超過電壓擺幅的5%, 阻抗變化必須小於10%. 這有時很難做到. 以FR4板上的微帶線為例, 讓我們計算一下. 如果線寬為8密耳, 該線和基準面之間的厚度為4密耳, 特性阻抗為46.5歐姆. 線寬更改為6mil後, 特性阻抗變為54.2歐姆, 阻抗變化率達到20%. 反射訊號的幅度必須超過標準. 至於它對訊號的影響有多大, 它還與訊號的上升時間和從驅動端到反射點訊號的延遲有關. 但至少這是一個潜在的問題點. 幸運地, 阻抗匹配終端可以解决這個問題.
如果阻抗變化兩次, 例如, 線寬從8密耳變為6密耳, 拔出2釐米後變回8密耳. 然後反射將發生在長2cm、寬6mil的線路兩端. 阻抗變大，出現正反射, 然後阻抗變小，出現負反射. 如果兩次反射之間的間隔足够短, 這兩種反射可能相互抵消, 從而减少影響. 假設傳輸訊號為1V, 0.2V反射在第二個規則反射中, 1.2V繼續向前傳輸, 和-0.2*1.2 = 0.24v在第二次反射中反射回來. 假設6mil線非常短，並且兩次反射幾乎同時發生, 總反射電壓僅為0.04伏, 低於5%的譟音預算要求. 因此, 該反射是否影響訊號, 多少錢, 與阻抗變化的延遲和訊號的上升時間有關. 研究和實驗表明，只要阻抗變化的延遲小於訊號上升時間的20%, 反射訊號不會引起問題. 如果訊號上升時間為1ns, 那麼阻抗變化時的延遲小於0.2ns對應於1.2英寸, 反思不會引起問題. 也就是說, 對於這種情況, 只要6mil寬的記錄道長度小於3cm，就沒有問題.
當 PCB板 變化, 應該根據實際情況仔細分析，看看是否會影響它. 需要關注3個參數：阻抗變化有多大, 訊號上升時間是多少, 線寬變化的頸部有多長. 按上述方法粗略估算, 並適當留有一定的餘量. 如果可能的話, 儘量縮短脖子的長度. 應該指出的是，在實際 PCB板 處理, 參數不能像理論中那樣. 該理論可以為我們的設計提供指導, 但它不能被複製或教條化. 畢竟, 這是一門實用科學. 估計值應根據實際情況進行適當修訂, 然後應用到設計中. 如果你覺得沒有經驗, 首先要保守, 然後根據上的製造成本進行調整 PCB板.
