精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
介紹了 PCB電路板 設計解决這些問題的工具, 例如集膚效應和介電損耗, 通孔和連接器的影響, 差分訊號和佈線注意事項, 配電, 和EMI控制, 等. 通信和電腦技術的快速發展將高速PCB設計帶入了千兆比特領域. 新型高速設備的應用使這種在背板和單板上的高速遠距離傳輸成為可能. Signal integrity issues (SI), 電源完整性和電磁相容性問題也更加突出.
信號完整性是指訊號線上訊號傳輸的質量. 主要問題包括反思, 振盪, 計時, 地面反彈和串擾. 信號完整性差不是由單一因素引起的, 但在董事會層面的設計中綜合考慮了各種因素. 在千兆設備的PCB設計中, 良好的信號完整性設計要求工程師充分考慮組件, 輸電線路互連方案, 配電和EMC方面. 用於高速PCB設計的EDA工具已從純模擬驗證發展到設計與驗證的結合, 幫助設計師在設計早期製定規則，避免錯誤，而不是在設計後期發現問題. 隨著資料速率的新增和設計變得更加複雜, 高速PCB系統分析工具變得更加必要. 這些工具包括時間分析, 信號完整性分析, 設計空間參數掃描分析, 電磁相容設計, 電力系統穩定性分析, 還有更多. . 在這裡，我們將重點討論在千兆比特設備的PCB設計中進行信號完整性分析時應考慮的一些問題.
High Speed Devices and Device Models
Although the gigabit transmit and receive component suppliers will provide 設計 information about the chip, 設備供應商還需要瞭解新設備的信號完整性, 囙此，設備供應商提供的設計指南可能並不成熟, 一是設備供應商給出的設計約束通常非常嚴格, 設計工程師很難滿足所有設計規則. 因此, 信號完整性工程師有必要使用類比分析工具來分析供應商的約束規則和實際設計, 調查並優化組件選擇, 拓撲結構, 匹配方案, 和匹配組件的值, 並最終製定解決方案以確保信號完整性. PCB佈局和佈線規則. 因此, 千兆訊號的模擬分析變得非常重要, 器件模型在信號完整性分析工作中的作用越來越受到重視.
組件模型通常包括IBIS模型和Spice模型. 因為板級類比只關心通過互連系統從輸出引脚到輸入引脚的訊號響應, 集成電路製造商不想在設備內部洩露詳細的電路資訊, 電晶體級Spice模型的類比時間通常無法忍受, 囙此，IBIS模型用於高速PCB. 設計領域正逐漸被越來越多的設備製造商和信號完整性工程師所接受.
工程師經常質疑IBIS模型在類比千兆設備的PCB系統時的穩健性. 當器件工作在電晶體的飽和和截止區時, IBIS模型缺乏足够詳細的資訊來描述瞬態回應的非線性區域, IBIS模型類比的結果不能產生電晶體級模型可以產生的響應資訊. 然而, 對於ECL型設備, 可以獲得與電晶體級模型的模擬結果非常一致的IBIS模型. 原因很簡單. ECL驅動器工作在電晶體的線性區域, 輸出波形更接近理想波形. 根據IBIS標準, 相對IBIS模型.
隨著資料傳輸速率的新增, 基於ECL技術開發的差分器件得到了極大的發展. LVDS標準和CML, 在其他中, 使千兆訊號傳輸成為可能. 從上述討論中可以看出, 由於電路結構和相應的差分技術應用，IBIS標準仍然適用於千兆系統的設計. 將IBIS模型應用於2的一些已發表論文也證明了這一點.5Gbps LVDS和CML設計. 由於IBIS模型不適合描述有源電路, 它不適用於許多具有用於損耗補償的預加重電路的Gbps設備. 因此, 在千兆系統設計中, the IBIS model works effectively only if:
1. Differential devices operate in the amplification region (linear V-I curve)
2. Device does not have active pre-emphasis circuitry
3. The device has a pre-emphasis circuit but is not enabled (with a short interconnect system enabling pre-emphasis may lead to worse results)
4. 該設備具有無源預加重電路, 但是電路可以與設備的晶片分離. 當資料速率為10Gbps或以上時, 輸出波形更像是正弦波, Spice模型更適用.
Loss effect
When the signal frequency increases, 輸電線路上的衰减不容忽視. 此時, 有必要考慮由串聯導體的等效電阻和並聯介質的等效電導引起的損耗, 需要使用有損傳輸線模型進行分析.
有損傳輸線的等效模型如圖1所示. 從圖中可以看出，等效串聯電阻R和等效並聯電導G用於表徵損耗. 等效串聯電阻R是由直流電阻和集膚效應引起的電阻. 直流電阻是導體本身的電阻, 這取決於導體的物理結構和導體的電阻率. 當頻率新增時, 皮膚效應開始起作用. 趨膚效應是指當高頻訊號通過導體時，導體中的訊號電流集中在導體表面的現象. 導體內部, 訊號電流密度沿導體橫截面呈指數衰减, 電流密度降低到1的深度/原始的e稱為表皮深度. 頻率越高, 皮膚深度越小, 導致導體電阻新增. 皮膚深度與頻率的平方根成反比.
Equivalent parallel conductance G is also called dielectric 喪失 (Dielectric Loss). 低頻時, 等效並聯電導與介質的體積電導率和等效電容有關, 而隨著頻率的新增, 介質損耗角開始占主導地位. 此時, 介電電導率由介電損耗角和訊號頻率决定. 一般來說, 當頻率低於1GHz時, 皮膚效應的喪失起著重要作用, 當頻率高於1GHz時, 介電損耗占主導地位. 介電常數, 介質損耗角, 導體電導率和截止頻率可以在類比軟體中設定. 在類比過程中，軟件將根據傳輸線的結構考慮集膚效應和介質損耗. 如果類比衰减, 確保根據訊號的頻寬設定相應的截止頻率. 頻寬由訊號邊緣速率决定. 許多622MHz訊號與2相差不大.5GHz訊號邊緣速率. 此外, 在有損傳輸線模型中也可以看到等效性. 電阻和電導隨頻率變化.
Effects of Vias and Connectors
The vias transmit the signal to the other side of the board. 電路板之間的垂直金屬部分為不可控阻抗, 從水准方向到垂直方向的拐點是一個中斷點, 會產生反射, 其外觀應儘量減少. 千兆系統設計模擬, 考慮過孔的影響, 需要via型號. 通孔的模型結構為串聯電阻R的形式, 電感L和並聯電容器C. 根據具體應用和精度要求, 可以並行使用多個RLC結構, 可以考慮與其他導體的耦合. 此時, via模型是一個矩陣. 有兩種方法可以獲得via模型, 一個是通過測試獲得的，例如TDR, and the other can be extracted by the 3D field extractor (Field Solver) according to the physical structure of the via. 過孔模型參數與PCB資料有關, 堆疊, 厚, 襯墊/反負載大小, 以及連接到它的電線是如何連接的. 在模擬軟件中, 可根據精度要求設定不同的參數, 軟件將根據相應的算灋選取通孔模型，並在模擬過程中考慮其影響.
在千兆系統PCB的設計中, 應特別考慮連接器的影響. 現在，高速連接器科技的發展可以很好地確保訊號傳輸過程中阻抗和接地層的連續性. 在設計中對連接器的模擬分析主要是採用多線模型. 連接器多線模型是通過考慮3維空間中引脚之間的電感和電容耦合選取的模型. 連接器多線模型通常使用3維場提取器來選取RLGC矩陣, 通常採用Spice模型子電路的形式. 由於模型結構複雜, 選取和類比分析需要很長時間. 在SpecctraQuest軟件中, 連接器的Spice模型可以編輯為Espice模型, 可以分配給設備或直接調用, 也可以將其編輯為DML格式的包模型，並分配給設備使用.
Differential Signaling and Routing Considerations
Differential signal has the advantages of strong anti-interference and high transmission rate. 千兆比特訊號傳輸, 它可以更好地减少串擾和電磁干擾的影響. 其耦合形式包括邊緣耦合和上下耦合, 松耦合和緊耦合. 與頂部和底部聯軸器相比, 邊緣耦合具有更好地减少串擾的優點, 方便的接線, 處理簡單. 頂部和底部耦合更常用於 PCB板具有高佈線密度的. 與松耦合相比, 緊密耦合具有更好的抗干擾能力，可以减少串擾, 松耦合可以更好地控制差分軌跡阻抗的連續性. 具體的差分路由規則應考慮阻抗連續性的影響, loss, 串擾, 並根據不同情况跟踪長度差异. 微分線使用眼圖分析類比結果. 模擬軟件可以設定隨機序列碼來生成眼圖, 並且可以輸入抖動和偏移參數來分析其對眼圖的影響.
Power Distribution and EMC
The increase in data transfer rates, 伴隨著更快的邊緣速率, 需要在更寬的頻帶上保持電源穩定性. 高速系統可能會通過10A的瞬態電流，並需要50mV的電源紋波, 這意味著配電網的阻抗必須在特定頻率範圍內5mΩ內. 例如, 訊號的上升時間小於0.5ns, 應該考慮哪些因素. 頻寬範圍高達1.0GHz. 在千兆系統設計中, it is necessary to avoid the interference of synchronization noise (SSN) and ensure that the power distribution system has a low impedance in the bandwidth range. 通常地, 在低頻段, 去耦電容器用於降低阻抗, 在高頻段, 主要考慮電源和接地層的分佈. 圖4顯示了阻抗變化的頻率回應圖，在功率層和接地層中有去耦電容器和沒有去耦電容器.
SpecctraQuest軟件可以分析封裝結構引起的同步雜訊的影響. The Power Integrity (PI) software uses the frequency domain to analyze the power distribution system, 可以有效分析去耦電容器的數量和位置, 以及電源和接地層的影響. 工程師進行去耦電容器的選擇和放置, 路由, 和平面分佈分析.
EMC代表電磁相容性, 由此產生的問題包括過度的電磁輻射和對電磁輻射的敏感性. 其主要原因是電路工作頻率過高，佈局和接線不合理. 現時, 有用於EMC類比的軟體工具, 但電磁相容性問題可能由許多電磁原因引起. 很難設定類比參數和邊界條件, 這將直接影響模擬結果的準確性和實用性. 通常的做法是將控制EMC的設計規則應用於設計的每個環節, 在設計的各個環節實現規則驅動和控制, 在對設計進行測試和驗證之後, 可以形成新的規則並應用於新的 PCB板 design.
