PCB部落格 - 高速PCB板訊號問題的設計方法

In high-speed 電路板 設計, 信號完整性問題對電路設計可靠性的影響越來越明顯. 為了解决信號完整性問題, 設計工程師在電路板設計的約束定義階段投入了更多的時間和精力. 在設計過程的早期使用面向設計的訊號分析工具, 運行多個類比, 並仔細規劃電路板拓撲, 可以製定電力和物理特性的綜合設計約束，以避免電磁干擾和其他相關問題. 當前的典型設計環境大多面向設計的後期階段, 主要考慮電路板圖紙. 設計工具提供商現在正在解决這些新的設計挑戰. 但是，設計工程師需要一種新的方法來解决設計中日益突出的高速設計問題, 設計工程師可以在設計過程的早期解决問題.

Tighter tool integration
To identify 和 resolve these high-speed signal problems without relying on expensive and time-consuming board testing steps, 在電路板設計之前，進行廣泛的訊號分析至關重要. 當設計工程師發現這些問題時, 他們可以通過改變路由和電路層分佈來確保電路設計的成功, 定義時鐘線的路由拓撲, 並在特定速度下選擇部件. 然而, 以前的信號完整性分析工具非常有限, 要麼不容易使用, 或者沒有能力分析整個設計. 因此, 設計工程師只能依靠經驗來確定需要注意的關鍵電路網絡, 或依靠全面的信號完整性分析工具進行分析. 設計工具開始開闢新天地, 為高速設計問題開發有效的分析工具. 以Innoveda提供的信號完整性分析工具為例. 該公司的HyperLynx工具集易於使用，可以在繪製電路板前後提供强大的信號完整性分析功能. 它的一個突出特點是非常用戶友好的介面, 這使得設計工程師能够快速分析他們設想的“可能場景”，並對終端拓撲等問題進行實驗，以快速找到滿足效能和可靠性的解決方案 . 適用於處理高複雜性電路板和系統的工程師, Innoveda的XTK信號完整性驗證工具集和ePlanner信號完整性規劃環境為超高速信號完整性分析功能（包括拓撲分析）提供了高級算灋和一些經驗證的驗證, 高速掃描和有損線, 蒙特卡洛方法, 和信號完整性分析算灋. 過去，設計工程師必須在Hyperlynx和XTK之間進行選擇. 不久前, Innoveda實現了這兩個關鍵信號完整性分析工具之間的連接, 將兩者結合在一起, 並且可以在一個設計中使用這兩種工具, 可以有效縮短設計週期. 典型的, HyperLynx最初是一種用於高速PCB訊號分析的工具, 而XTK和ePlanner用於更複雜的拓撲分析和約束生成.

Enhanced wiring capabilities
After determining the routing rules, 設計工程師轉向設計的物理實現. 常見的 PCB板 繪圖工具提供了全面的組件選擇功能, 設定電路板層的能力, 分配約束規則並管理板上所有組件的放置. 好的工具必須易於使用, 自動管理所有設計約束, 並製作最終的電路板設計. 但這在高速設計環境中是不够的, and PCB板 繪圖工具必須提供更全面的解決方案. 現時, 一些設計通常非常複雜，開發時間短. 設計工程師不再使用過去的手工繪圖方法, 否則，它耗時且容易出錯. 為了最大限度地提高生產率，解决大量訊號分析問題, 設計工程師需要一種工具，使他們能够以批次處理模式以及互動管道執行路由. 權力PCB板 5.Innoveda發佈的0符合此設計要求. This shape-and-rule-based board 設計 system includes the BlazeRouter HSD (High Speed Design), 一種高速設計選項，允許基於高速約束自動佈線，包括 /長, 匹配長度, and differential pair (differential paIR). 此類約束可以放置在規則系統中的任何位置, BlazeRouter HSD可以根據這些規則自動實現設計. 以這種管道, 設計工程師可以設定和保護關鍵電路拓撲, 確保關鍵訊號按正確順序連接.

該工具還為熟悉手動佈線的設計工程師添加了一個互動式佈線編輯器, 並為約束生成的網絡提供廣泛的特殊支持. This new Fast Interactive Route Editor (FIRE) features multiple Design Rule Checking (DRC) modes and new route editing capabilities. 設計工程師可以自動添加“Z”插孔, 查找差分對, 根據特定約束規則監控軌跡長度或設計. 以這種管道, 設計工程師可以更輕鬆地實現密集佈線設計，並在更少的電路板層上實現更高的佈線密度. 此外, 該工具為設計工程師提供了圖形迴響功能，以訓示路由選擇對板上其他網絡的影響. 在過去, 設計工程師很難知道關鍵網絡的更改將如何影響其餘的設計. BlazeRouter HSD以圖形管道表示這些以前難以實現的效果, 不同的顏色和亮度代表不同的效果. 這可以幫助設計工程師瞭解每個路由選擇的可能影響.

Build a complete design approach
These tools represent a major advance in addressing the high-speed issues that are prevalent in circuit board design today. 然而, 設計工具還必須添加更多功能，以適應電路板設計中快速新增的時鐘速度和複雜性, 尤其是需要一種綜合設計方法來取代當今的多點設計工具. 新方法的設計過程是什麼? 解决關鍵路徑中的高速問題, 必須在流程的早期設計定義階段添加新功能. 為了實現這一目標, 新方法必須具有强大的類比和分析能力. 同時, 必須能够理解有關電路板設計的關鍵數據, 特別是有關組件可用性和成本的資訊. 理想的, 設計工程師可以通過設計平臺在整個公司內實現合作, 設計工程師不僅可以在設計工程師之間交換設計思想, 還可以通過網絡與採購、生產等其他部門進行溝通. 同時, 高速電路板的設計在很大程度上依賴於約束生成方法. 現時, 設計工程師將電子設計數據和設計約束輸入電路板繪圖軟件，以實現電路設計, 但由於信號完整性問題和電路板設計的日益複雜，該問題更加複雜. 解决這些高速複雜電路板上的信號完整性問題, 在繪製電路板之前，他們必須類比和綜合設計. 這對設計環境提出了新的要求, 從電力特性到製造過程, 設計工程師必須製定約束條件. 在理想的設計平臺上, 設計工程師不僅可以為軌跡長度等參數製定電力特性規則, EMI或串擾, 還可以為組件間距設定組件放置規則, 高度約束, 和旋轉角度.

快速生成此類約束, 設計環境必須具有强大的拓撲分析和“假設”分析能力. 允許設計工程師以電路圖的形式設計和類比網路拓撲, 允許使用信號完整性分析引擎在多個類比中更改拓撲參數, 然後研究各種終止方案，並將其與延遲約束對齊, 電路層選項和軌跡間距, 信號完整性最小化. 該功能還應與組件放置緊密耦合，並與規劃功能相關聯，以便設計工程師可以定義初始組件放置並瞭解路由策略的效能. 總而言之, 新的設計環境必須提供强大的約束管理能力，以便設計工程師能够組織和管理大量資訊. 不僅如此, 但是這種新的高速設計方法還必須在開發過程的後期提供驗證能力. 在過去, 電路設計工程師僅在電路板上有關鍵網絡時才執行佈局後驗證, 對整個電路板設計的全面驗證被認為是複雜而耗時的. 但這種觀點正在改變，因為在當今的高速電路板設計中，數千個網絡之間的複雜互動很難預測. 確保設計可靠性的方法是對整個路由進行徹底的整體類比 PCB板 design.