PCB部落格 - 一種新的PCB板測試技術

現時, 隨著使用大規模集成電路的產品的不斷出現, 安裝和測試相應的 PCB電路板 變得越來越困難. 雖然傳統的線上測試科技仍然用於測試印刷電路板, 由於晶片的小型化和封裝，這種方法變得越來越困難. 現時，一種新的測試技術——邊界掃描測試技術已經逐漸發展起來, 大多數ASIC電路和許多中型設備已經開始使用邊界掃描測試技術進行設計. BST科技符合IEEE1149.1標準，並提供一整套測試解決方案. 在實際測試中, 它不需要求助於複雜和昂貴的測試設備, 並提供了一種獨立於電路板科技的測試方法. 在積體電路設計和印刷電路板設計中使用邊界掃描測試技術的優點是測試過程簡單, 大大縮短了生產過程中的測試和診斷時間, 實驗, 使用和維護, 從而大大降低了成本.

1. The basic composition of BST
The BST circuit is constructed in accordance with the IEEE1149.1標準, 其中包括測試訪問通道分接頭和控制器, 指令寄存器IR和測試數據寄存器組TDR. The test access channel TAP is a 5-pin pin (1-pin is the reset terminal) connector. TAP控制器是一個16狀態機, which can generate clock signals and various control signals (ie, 生成測試, 轉移, 俘虜, and update signals), 囙此指令或測試數據被轉移到相應的寄存器中, 並控制邊界掃描測試的各種工作狀態.

1.1 Test the clock input terminal TCK
The TCK signal allows the boundary scan portion of the integrated circuit IC to be synchronized with the clock within the system and operate independently.

1.2 Test mode selection input TMS
The test mode selects the TMS pin as the control signal, 這决定了抽頭控制器的工作狀態. 必須在TCK上升沿之前建立TMS.

1.3 Test data input terminal TDI
On the rising edge of the test clock pulse TCK, 通過TDI串列插入的數據被轉移到指令寄存器或測試數據寄存器中, 抽頭控制器確定移位數據是指令數據還是測試數據.

1.4 Test data output terminal TDO
At the falling edge of the test clock pulse TCK, 數據通過TDO從指令寄存器或測試數據寄存器串列輸出, TAP控制器確定序列化數據是指令還是測試數據.

2. PCB板 test system
2.1 Test system structure
Its hardware includes a general PC, a BST tester and a serial BST signal cable (a bus with 4 signals, 圖中數位的含義如下：1是TDI, 2是TCK, 3是TMS, and 4 is TDO). 測試儀通過標準並行埠連接到PC, 並通過串列訊號電纜連接到PCB上的測試訪問埠分接頭. 假設有3個模塊A, B, 和C在印刷電路板上, 該模塊可以由單個晶片或多個晶片組成. 它們是根據IEEE1149設計的.1標準, 那就是, the BS register (the position where the dotted line passes in the module) is added to the I/晶片的引脚, 可以進行邊界掃描測試. 如果設計的數位系統或設備具有多個 PCB板s, 它可以連接到 PCB板通過串列訊號電纜. 用戶可以靈活選擇晶片, 通過程式設計測試模塊或整個PCB.

2.2 Principle of test system
Testers can use PC software programming to automatically generate test patterns to detect circuit faults according to the netlist and device model of the PCB板. PC應具有兩塊至少32比特I的板/O銷, 囙此，32比特讀取/可以形成寫引脚以便於讀寫操作. 測試軟體應包括預處理器和執行單元. 預處理器讀出測試圖並獲得這些圖的可能關係, 結果是一組檔案, 包括存儲和控制資訊. 執行單元加載上述檔案，然後執行測試. 該過程首先讀取存儲的資訊, 將數據放在輸入埠上, 從適當的輸出埠讀取數據, 並將其與預期結果進行比較. 如果發現故障, 將產生故障, 並標記故障的位置, 並將添加一個診斷程式，以給出故障的具體位置.

2.3 Test content
1) Test the connection of the I/O的針腳 PCB板. 因為我/O的針腳 PCB板 provide access channels for the tester;
2) Test the integrity of the IC chip on the PCB板. 晶片組裝過程中, IC晶片可能已損壞. The built-in self-test and internal test can be used to verify the quality of the chip;
3) Test the open circuit and short circuit faults of the IC chip interconnection on the PCB板, which can be verified by external tests:
4) Test the integrity of the bus on the PCB板, 通過該測試可以檢測I上是否存在斷路故障/O連接到匯流排的IC晶片引脚.
隨著BST科技的不斷發展, PCB板 測試將逐步改進. 由於可程式設計集成電路的廣泛使用, 的靈活性和適用性 PCB板 測試將得到改進, 相應測試系統的成本也將降低. 設計者可以在電腦上使用所有可程式設計邏輯集成電路 PCB板, 晶片邏輯只能通過軟體程式設計進行修改, 從而製作出通用的印刷電路板, 因此 PCB板 可以完成不同的功能. 以這種管道, 邊界掃描測試技術將使 PCB板 測試更方便快捷, 大大降低了測試成本.