PCB部落格 - 使用參數約束的PCB板設計

現今, 中考慮的因素 PCB電路板 設計越來越複雜, 例如時鐘, 串擾, 阻抗, 偵查, 制造技術, 等., 這通常會讓設計師重複很多佈局, 驗證和維護工作. 參數約束編輯器可以製定這些參數，以幫助設計師在設計和生產過程中更好地處理這些有時甚至是相反的參數. 近年來, 的要求 PCB板 佈局和佈線變得越來越複雜, 集成電路中的電晶體數量仍在以摩爾定律預測的速度增長, 這使得設備速度更快，每個脈衝邊緣的上升時間縮短. 同時, 引脚數量也會新增. 越來越多, 通常為5.00到2,000個針腳. 所有這些都會產生密度, 計時, 以及設計PCB時的串擾問題. 幾年前, 最 PCB板s had only a few "critical" nodes (nets), 通常指阻抗中的一些約束, 長, 和間隙. PCB板 設計者通常首先執行這些跟踪. 手動接線, 然後使用軟件大規模自動佈線整個電路. 今天的 PCB板s通常有5個,000個或更多節點, 其中超過50%是關鍵節點. 由於上市時間壓力, 此時無法再進行手動佈線. 此外, 不僅關鍵節點的數量新增了, 但每個節點上的約束也是如此. 這些約束主要是由於參數依賴性和日益複雜的設計要求. 例如, 兩條記錄道的間距可能取決於節點電壓和電路板資料的函數. 數位積體電路上升時間縮短. 高時鐘速度和低時鐘速度設計都會產生影響. 由於更快的脈衝生成，設定和保持時間更短. 此外, 互連延遲是高速電路設計總延遲的重要組成部分. 這對於低速設計也非常重要, 等. 等待. 如果董事會設計得再大一點，上述一些問題將更容易解决, 但現時的趨勢恰恰相反. 由於互連延遲和高密度封裝要求，電路板變得越來越小, 導致必須遵循小型化設計規則的高密度電路設計. 上升時間縮短和這些小型化設計規則的結合使得串擾雜訊問題越來越突出, 而球栅陣列和其他高密度封裝本身會加劇串擾等問題, 開關雜訊, 和地面反彈.

Fixed constraints exist
The traditional way to deal with these problems is to translate electrical and process requirements into fixed constraint parameters by experience, 預設值, 表格或計算. 例如, 設計電路時, 工程師可首先確定額定阻抗, 然後根據工藝要求“估計”可以達到所需阻抗的額定線寬, 或者使用計算錶或算術程式來測試干擾, 然後找到長度約束. . 這種方法通常需要設計一組經驗數據作為評估的基本準則 PCB板 設計師, 使用自動放置和佈線工具進行設計時可以使用. 這種方法的問題在於，經驗數據只是一個一般原則, 大多數時候，他們是正確的, 但有時它們不起作用或導致錯誤的結果. 讓我們以上面的阻抗測定為例，看看這種方法可能導致的誤差. 與阻抗相關的因素包括電路板資料的介電效能, 銅箔的高度, 每層到地面的距離/功率層, 和線寬. 因為前3個參數通常由生產過程决定, 設計師通常依賴於線條寬度. 控制阻抗. 因為每個電路層與地面或電源層的距離不同, 對每一層使用相同的經驗數據顯然是錯誤的. 開發過程中使用的生產工藝或電路板特性可能隨時發生變化，這一事實使問題更加複雜. 大多數時候, 這些問題將在原型階段暴露出來, 這通常通過修復電路板或在發現問題後重新設計電路板來解决. 這個很貴, 修復通常會引入需要進一步調試的其他問題, 由於上市時間延遲而損失的收入遠遠大於調試成本. 幾乎每個電子製造商都面臨這個問題, 歸根結底，傳統的 PCB板 設計軟體無法滿足當前實際的電力效能要求, 在這一點上，它不像機械設計的經驗數據那麼簡單.

Solution: Parametric Constraints
Design software vendors are currently trying to solve this problem by adding parameters to constraints. 這種方法的優點在於，它可以指定充分反映各種內部電力特性的機械規格, 只要添加到PCB設計中, 設計軟體可以使用這些資訊來控制自動放置和佈線工具. 當後續生產過程發生變化時, 無需重新設計. 設計者只需簡單地更新過程特徵參數即可自動更改相關約束. Designers can then run a DRC (design rule check) to determine if the new process also violates other design rules, 並找出應更改設計的哪些方面以糾正任何錯誤. 可以以數學運算式的形式輸入約束, 包括常數, 各種運營商, 向量, 和其他設計約束, 為設計人員提供參數化規則驅動系統. 甚至可以以查找錶的形式輸入約束, 將其存儲在PCB或原理圖上的設計檔案中. PCB板 路由, 銅箔區域位置, 佈局工具必須符合這些條件生成的約束. DRC驗證整個設計是否符合這些約束, 包括線寬, 間距, and space requirements (such as area and height constraints), 等. . 一個非常簡單的例子是上升時間約束, 通常設定為常數1.5ns. 根據這個條件, 可以獲得軌跡長度約束, 那就是, 5,8億/ns乘以1的上升時間.5ns. 一個稍微複雜的例子是元素間距, 這是通過將檢測角度的切線乘以設備高度來確定的, 它給出了元素間距值.

分層管理：參數約束的一個主要優點是可以分層處理. 例如, 全域線寬規則可以用作整個設計中的設計約束. 當然, 有些區域或節點無法複製此原則. 此時, 可以繞過高約束，使用分層設計中的低層約束.
1) Design constraints for all objects without other constraints.
2) Hierarchical constraints for objects on a certain layer.
3) Node type constraints for all nodes contained in a certain type.
4) Node constraints, 用於某個節點.
5) Inter-class constraints, 表示兩種節點之間的約束.
6) Space constraints for all devices in a space.
7) Device constraints, 對於特定設備.

Example 1: Line width = f (impedance, 層間距, 介電常數, copper foil height)
Here is an example of how parametric constraints can be used as design rules to control impedance. 如前所述, 阻抗是介電常數的函數, 到近電路層的距離, 銅線的寬度和高度. 由於已確定設計所需的阻抗, 這四個參數可以任意作為相關變數來重寫阻抗公式, 在大多數情况下，設計者可以控制的唯一參數是線寬. 因為這個, 線寬約束是阻抗的函數, 介電常數, 到近線層的距離, 和銅箔高度. 如果公式定義為水准約束，並且製造過程參數定義為設計水准約束, 當設計的線路層發生變化時，軟件將自動調整線路寬度以進行補償. 以同樣的管道, 如果設計的電路板由另一個工藝生產，並且銅箔高度發生變化, 只要在設計級別中更改銅箔高度參數，就會自動重新計算級別中的相關規則.

Example 2: Device interval = max(default interval, f(device height, detection angle)
The obvious benefit of using both parametric constraints and design rule checking is that the parametric approach is very portable and monitorable when the design is modified. 該示例顯示了設備間距是如何由工藝特性和測試要求確定的. 上述公式表明，裝置間距是裝置高度和檢查角度的函數. 通常，整個電路板的檢測角度是恒定的, 囙此可以在設計層面上進行定義. 當檢查更改為其他機器時, 只需在設計級別輸入新值，即可更新整個設計. 輸入新機器性能參數後, 設計者可以簡單地運行DRC來檢查設備間距是否與新的間距值衝突，以瞭解設計是否可行, 而不是分析和糾正，然後需要一個新的間距更容易硬計算.

Example 3: Component Layout
In addition to organizing design objects and constraints, 設計規則也可用於零部件放置, 這意味著它可以根據約束檢測設備的放置位置，而不會引入錯誤. The highlighted part in Figure 1 is the device placement area that meets physical constraints (such as spacing from board edges and device spacing, 等.), 圖2突出顯示了滿足電力約束的設備放置區域, 例如軌跡長度, 圖3僅顯示了滿足空間約束的區域, 圖4是前3個圖中各部分的交點, 這是有效佈局區域, 放置在該區域的設備可以滿足所有約束. 事實上, 以模組化管道生成約束可以極大地提高其可維護性和可重用性. 通過參攷前一階段不同層的約束參數，可以生成新的運算式, 例如，頂層線寬取決於頂層的距離和銅線高度，以及設計級別中的變數Temp和Diel\u Const. 請注意，設計規則按昇冪顯示, 更改高約束將立即影響引用該約束的所有運算式.


Design reuse 和檔案
Not only can parametric constraints significantly improve the initial design process, 但它們對於工程變更和設計重用也更有用. 約束可以是設計的一部分, 系統, and documentation, 如果不是工程師或設計師的想法 , 然後，當他們轉到其他項目時，他們可能會慢慢忘記. 約束檔案記錄了設計過程中應遵循的電力效能規則，並為其他人提供了理解設計師意圖的機會，以便這些規則可以輕鬆應用於新的製造過程或根據電力效能要求進行更改. 未來的重用者還可以知道確切的設計規則，並通過輸入新的工藝要求進行更改，而不必猜測如何獲得線寬等問題. 參數化約束編輯器有助於 PCB板 多元約束下的佈局和佈線, 再次使自動佈線軟件和設計規則能够根據複雜的電力和工藝要求進行全面檢查, 而不僅僅是經驗或簡單, 無用設計規則. 結果是成功的 PCB板 减少甚至消除原型的設計.